Boundary Scan, auch bekannt als JTAG (Joint Test Action Group), ist eine Testtechnik, die die Integration von Schieberegister-Speicherzellen, so genannten Boundary-Scan-Zellen, in jeden externen Anschluss von Boundary-Scan-kompatiblen Ger\u00e4ten beinhaltet. Diese Zellen erm\u00f6glichen das Testen und Debuggen von integrierten Schaltungen (ICs) und Verbindungen auf einer Leiterplatte.<\/p>\n\n\n\n
Die Boundary-Scan-Zellen werden strategisch neben jedem E\/A-Pin (Input\/Output) eines ICs platziert und bilden eine Schieberegisterkette, die die \u00dcbertragung von Daten zwischen den Ger\u00e4ten erm\u00f6glicht. Im normalen Betrieb bleiben die Boundary-Scan-Zellen unsichtbar und haben keine Auswirkungen auf die Schaltung. Wenn das Ger\u00e4t jedoch in den Testmodus versetzt wird, kann ein serieller Datenstrom, ein so genannter Testvektor, durch die Schieberegisterkette geleitet werden. Dies erm\u00f6glicht die Erfassung von Daten aus integrierten Schaltkreisen oder das Erzwingen von Daten auf diesen, wodurch umfassende Tests und Analysen erleichtert werden.<\/p>\n\n\n\n
Zur Steuerung des Boundary-Scan-Ger\u00e4ts werden ein spezieller Test Access Port (TAP) und ein TAP-Controller verwendet. Der TAP-Controller, eine Maschine mit 16 Zust\u00e4nden, verwaltet das Boundary-Register, das aus den Boundary-Scan-Zellen besteht. Die TAP-Signale, einschlie\u00dflich Test Data In (TDI), Test Data Out (TDO), Test Clock (TCK), Test Mode Select (TMS) und optional Test Reset (TRST), werden zur Steuerung des Boundary-Scan-Bausteins und zur Durchf\u00fchrung verschiedener Testfunktionen verwendet.<\/p>\n\n\n\n
Die Norm IEEE 1149.1 definiert die Architektur und die Verfahren f\u00fcr Boundary-Scan-Tests. Sie spezifiziert drei obligatorische Testfunktionen: EXTEST, SAMPLE\/PRELOAD und BYPASS. Zus\u00e4tzlich beschreibt die Norm optionale Testfunktionen wie INTEST, RUNBIST, IDCODE, CLAMP, HIGHZ und USERCODE. Die Hersteller haben auch die M\u00f6glichkeit, ihre eigenen Testfunktionen innerhalb der Richtlinien der IEEE-Norm hinzuzuf\u00fcgen.<\/p>\n\n\n\n
Boundary Scan ist eine wertvolle Technik in der Leiterplattenindustrie, mit der sich komplexe ICs und Verbindungen ohne physische Pr\u00fcfspitzen testen und debuggen lassen. Sie bietet eine umfassende Testl\u00f6sung, insbesondere in F\u00e4llen, in denen der physische Zugang zu Pins aufgrund von Faktoren wie hoher Komponentendichte, kleineren Grundfl\u00e4chen und fortschrittlichen Technologien wie BGA und SMT schwierig ist.<\/p>\n\n\n\n
Boundary Scan ist eine Pr\u00fcftechnik, bei der zus\u00e4tzliche Zellen in den Leitungen vom Silizium zu den externen Stiften hinzugef\u00fcgt werden. Dies erm\u00f6glicht die \u00dcberpr\u00fcfung sowohl des Chips als auch der Funktionalit\u00e4t der Leiterplatte. JTAG wiederum ist ein Akronym f\u00fcr Joint Test Action Group, das sich auf die Schnittstelle oder den Testzugriffsanschluss bezieht, der f\u00fcr Kommunikationszwecke verwendet wird.<\/p>\n<\/div><\/div>\n<\/div><\/div>\n\n\n\n
Das Boundary-Scan-Register dient der Erfassung von Daten in den Boundary-Scan-Zellen, was die \u00dcberwachung der Eingangsstifte beinhaltet. Diese Daten k\u00f6nnen zur \u00dcberpr\u00fcfung \u00fcber den TDO-Pin aus dem Baustein heraus und \u00fcber den TDI-Pin in den Baustein hinein gescannt werden. Auf diese Weise ist der Tester in der Lage, die Daten an den Ausgangspins des Bausteins zu \u00fcberpr\u00fcfen.<\/p>\n<\/div><\/div>\n<\/div><\/div>\n\n\n\n
JTAG steht f\u00fcr Joint Test Action Group und ist ein Industriestandard, der zur \u00dcberpr\u00fcfung von Entw\u00fcrfen und zum Testen von Leiterplatten nach deren Herstellung verwendet wird. Es handelt sich um ein Werkzeug, das die digitale Simulation erg\u00e4nzt und Standards f\u00fcr die On-Chip-Instrumentierung in der elektronischen Entwurfsautomatisierung (EDA) implementiert.<\/p>\n<\/div><\/div>\n<\/div><\/div>\n\n\n\n
Grenzdaten beziehen sich auf eine Reihe von Pr\u00fcfdatenwerten, die an den Extremen eines bestimmten Bereichs liegen. Diese Werte stellen die Ober- und Untergrenze dessen dar, was erwartet wird und akzeptiert werden sollte. Umgekehrt sollten alle Werte, die au\u00dferhalb dieser Grenzen liegen, entweder vor oder nach ihnen, zur\u00fcckgewiesen werden.<\/p>\n<\/div><\/div>\n<\/div><\/div>\n\n\n\n
Die JTAG\/Boundary-Scan-Testarchitektur wurde urspr\u00fcnglich entwickelt, um die Verbindungen zwischen integrierten Schaltungen (ICs) auf einer Leiterplatte (PCB) zu testen, ohne dass physische Pr\u00fcfspitzen erforderlich sind. Dies wird erreicht, indem Boundary-Scan-Zellen, die mit Hilfe von Multiplexer- und Latch-Schaltungen erstellt werden, an jeden Pin des Bauteils angeschlossen werden.<\/p>\n<\/div><\/div>\n<\/div><\/div>\n\n\n\n
Die Verwendung von JTAG f\u00fcr die Extraktion von Firmware bietet zahlreiche Vorteile. Erstens ist JTAG ein allgemein anerkanntes und viel genutztes Protokoll, was bedeutet, dass eine breite Palette von Tools und Ressourcen f\u00fcr seine Nutzung zur Verf\u00fcgung steht. Zweitens erm\u00f6glicht JTAG den direkten Zugriff auf den Speicher des Ger\u00e4ts, so dass keine Software- oder Firmware-Funktionalit\u00e4t erforderlich ist.<\/p>\n<\/div><\/div>\n<\/div><\/div>\n\n\n\n
Die ISO-Versionen sind im Wesentlichen die gleichen wie die RGH\/JTAG-Versionen, aber sie haben ein anderes Format. ISO-Dateien enthalten die Spieldateien, w\u00e4hrend die RGH\/JTAG-Versionen in einem anderen Format vorliegen. Gestern hat Noobert mit der Komprimierung der Dateien in ein kleineres Format experimentiert.<\/p>\n<\/div><\/div>\n<\/div><\/div>\n\n\n\n
Eine Boundary-Scan-Architektur ist ein standardisiertes Pr\u00fcfverfahren, das die Techniken und die Struktur zur Behebung von Hardware-Problemen bei Komponenten wie Leiterplatten (PCBs) und integrierten Schaltkreisen definiert. Dieser Ansatz ist besonders n\u00fctzlich f\u00fcr die Pr\u00fcfung komplizierter und dicht gepackter Leiterplatten, da herk\u00f6mmliche In-Circuit-Tester in diesen F\u00e4llen m\u00f6glicherweise nicht so effektiv sind.<\/p>\n<\/div><\/div>\n<\/div><\/div>\n\n\n\n
Der JTAG-TAP-Controller nach dem IEEE-1149.1-Standard ist eine endliche Zustandsmaschine mit 16 Zust\u00e4nden, die von den Signalen Test Clock (TCK) und Test Mode Select (TMS) gesteuert wird. Die \u00dcberg\u00e4nge des TAP-Controllers werden durch den Zustand von TMS bei der steigenden Flanke von TCK bestimmt.<\/p>\n<\/div><\/div>\n<\/div><\/div>\n\n\n\n
Das JTAG-Protokoll, auch bekannt als IEEE 1149.1, wurde urspr\u00fcnglich entwickelt, um die Pr\u00fcfung von Leiterplattenverbindungen w\u00e4hrend des Herstellungsprozesses zu rationalisieren.<\/p>\n<\/div><\/div>\n<\/div><\/div>\n\n\n\n
JTAG ist eine Hardwareschnittstelle, die in den 1980er Jahren von der Joint Test Access Group entwickelt wurde, um die technischen Schwierigkeiten und Einschr\u00e4nkungen beim Testen von Verbindungen auf den komplizierten und kompakten Leiterplatten (PCBs) zu \u00fcberwinden.<\/p>\n<\/div><\/div>\n<\/div><\/div>\n<\/div><\/div>","protected":false},"excerpt":{"rendered":"
Was ist Boundary Scan?<\/p>\n
Boundary Scan, auch bekannt als JTAG (Joint Test Action Group), ist eine Testtechnik, die die Integration von Schieberegister-Latch-Zellen, den so genannten Boundary-Scan-Zellen, in jeden externen Anschluss von Boundary-Scan-kompatiblen Ger\u00e4ten beinhaltet.<\/p>","protected":false},"author":1,"featured_media":4750,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"article_term":"","article_term_alternate":"","article_term_def":"","article_hook":"","auto_links":"","article_topic":"","article_fact_check":"","mt_social_share":"","mt_content_meta":"","mt_glossary_display":"","glossary_heading":"","glossary":"Boundary Scan","glossary_alter":"","glossary_def":"","article_task":"","footnotes":""},"categories":[15],"tags":[13,14],"class_list":["post-7462","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-glossary","tag-glossary","tag-ng"],"_links":{"self":[{"href":"https:\/\/www.besterpcba.com\/de\/wp-json\/wp\/v2\/posts\/7462","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/www.besterpcba.com\/de\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/www.besterpcba.com\/de\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/www.besterpcba.com\/de\/wp-json\/wp\/v2\/users\/1"}],"replies":[{"embeddable":true,"href":"https:\/\/www.besterpcba.com\/de\/wp-json\/wp\/v2\/comments?post=7462"}],"version-history":[{"count":1,"href":"https:\/\/www.besterpcba.com\/de\/wp-json\/wp\/v2\/posts\/7462\/revisions"}],"predecessor-version":[{"id":8754,"href":"https:\/\/www.besterpcba.com\/de\/wp-json\/wp\/v2\/posts\/7462\/revisions\/8754"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/www.besterpcba.com\/de\/wp-json\/wp\/v2\/media\/4750"}],"wp:attachment":[{"href":"https:\/\/www.besterpcba.com\/de\/wp-json\/wp\/v2\/media?parent=7462"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/www.besterpcba.com\/de\/wp-json\/wp\/v2\/categories?post=7462"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/www.besterpcba.com\/de\/wp-json\/wp\/v2\/tags?post=7462"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}