Le boundary scan, \u00e9galement connu sous le nom de JTAG (Joint Test Action Group), est une technique de test qui implique l'int\u00e9gration de cellules de verrouillage de registres \u00e0 d\u00e9calage, connues sous le nom de cellules boundary scan, dans chaque connexion externe de dispositifs compatibles boundary scan. Ces cellules permettent de tester et de d\u00e9boguer les circuits int\u00e9gr\u00e9s (CI) et les interconnexions sur un circuit imprim\u00e9.<\/p>\n\n\n\n
Les cellules de balayage des fronti\u00e8res sont plac\u00e9es strat\u00e9giquement \u00e0 c\u00f4t\u00e9 de chaque broche E\/S (entr\u00e9e\/sortie) d'un circuit int\u00e9gr\u00e9, formant une cha\u00eene de registres \u00e0 d\u00e9calage qui permet le transfert de donn\u00e9es entre les dispositifs. En fonctionnement normal, les cellules de balayage p\u00e9riph\u00e9rique restent invisibles et n'ont aucun effet sur le circuit. Toutefois, lorsque l'appareil est mis en mode test, un flux de donn\u00e9es en s\u00e9rie, appel\u00e9 vecteur de test, peut passer par la cha\u00eene de registres \u00e0 d\u00e9calage. Cela permet de capturer des donn\u00e9es \u00e0 partir des lignes de circuits int\u00e9gr\u00e9s ou de forcer des donn\u00e9es sur ces lignes, ce qui facilite les tests et analyses complets.<\/p>\n\n\n\n
Pour contr\u00f4ler le dispositif de balayage des limites, un port d'acc\u00e8s au test (TAP) et un contr\u00f4leur TAP d\u00e9di\u00e9s sont utilis\u00e9s. Le contr\u00f4leur TAP, une machine \u00e0 16 \u00e9tats, g\u00e8re le registre de fronti\u00e8re, qui comprend les cellules de balayage de fronti\u00e8re. Les signaux TAP, notamment Test Data In (TDI), Test Data Out (TDO), Test Clock (TCK), Test Mode Select (TMS) et, en option, Test Reset (TRST), sont utilis\u00e9s pour contr\u00f4ler le dispositif de boundary scan et ex\u00e9cuter diverses fonctions de test.<\/p>\n\n\n\n
La norme IEEE 1149.1 d\u00e9finit l'architecture et les proc\u00e9dures de test boundary scan. Elle sp\u00e9cifie trois fonctions de test obligatoires : EXTEST, SAMPLE\/PRELOAD et BYPASS. En outre, la norme d\u00e9crit des fonctions de test optionnelles telles que INTEST, RUNBIST, IDCODE, CLAMP, HIGHZ et USERCODE. Les fabricants ont \u00e9galement la possibilit\u00e9 d'ajouter leurs propres fonctions de test dans le cadre des directives de la norme IEEE.<\/p>\n\n\n\n
Le Boundary Scan, qui permet de tester et de d\u00e9boguer des circuits int\u00e9gr\u00e9s et des interconnexions complexes sans avoir recours \u00e0 des sondes de test physiques, est une technique pr\u00e9cieuse dans l'industrie des circuits imprim\u00e9s. Elle fournit une solution de test compl\u00e8te, en particulier dans les cas o\u00f9 l'acc\u00e8s physique aux broches est difficile en raison de facteurs tels que la densit\u00e9 \u00e9lev\u00e9e des composants, les empreintes r\u00e9duites et les technologies avanc\u00e9es telles que BGA et SMT.<\/p>\n\n\n\n
Le Boundary scan est une technologie de test qui consiste \u00e0 ajouter des cellules suppl\u00e9mentaires dans les fils reliant le silicium aux broches externes. Cela permet de v\u00e9rifier \u00e0 la fois la fonctionnalit\u00e9 de la puce et celle de la carte. D'autre part, JTAG est un acronyme pour Joint Test Action Group, qui fait r\u00e9f\u00e9rence \u00e0 l'interface ou au port d'acc\u00e8s au test utilis\u00e9 \u00e0 des fins de communication.<\/p>\n<\/div><\/div>\n<\/div><\/div>\n\n\n\n
Le registre de balayage p\u00e9riph\u00e9rique sert \u00e0 capturer les donn\u00e9es dans les cellules de balayage p\u00e9riph\u00e9rique, ce qui implique la surveillance des broches d'entr\u00e9e. Ces donn\u00e9es peuvent \u00eatre balay\u00e9es hors du dispositif par la broche TDO \u00e0 des fins de v\u00e9rification, et elles peuvent \u00e9galement \u00eatre balay\u00e9es dans le dispositif par la broche TDI. De cette mani\u00e8re, le testeur est en mesure de v\u00e9rifier les donn\u00e9es sur les broches de sortie du dispositif.<\/p>\n<\/div><\/div>\n<\/div><\/div>\n\n\n\n
JTAG, qui signifie Joint Test Action Group, est une norme industrielle utilis\u00e9e pour v\u00e9rifier les conceptions et tester les cartes de circuits imprim\u00e9s apr\u00e8s leur fabrication. Il s'agit d'un outil qui compl\u00e8te la simulation num\u00e9rique et met en \u0153uvre des normes pour l'instrumentation sur puce dans l'automatisation de la conception \u00e9lectronique (EDA).<\/p>\n<\/div><\/div>\n<\/div><\/div>\n\n\n\n
Les donn\u00e9es limites font r\u00e9f\u00e9rence \u00e0 un ensemble de valeurs de donn\u00e9es d'essai situ\u00e9es aux extr\u00eames d'une plage donn\u00e9e. Ces valeurs repr\u00e9sentent les limites sup\u00e9rieures et inf\u00e9rieures de ce qui est attendu et doivent \u00eatre accept\u00e9es. Inversement, toutes les valeurs qui se situent en dehors de ces limites, que ce soit avant ou apr\u00e8s, doivent \u00eatre rejet\u00e9es.<\/p>\n<\/div><\/div>\n<\/div><\/div>\n\n\n\n
L'architecture de test JTAG\/boundary-scan a \u00e9t\u00e9 initialement con\u00e7ue pour tester les connexions entre les circuits int\u00e9gr\u00e9s (CI) sur une carte de circuit imprim\u00e9 (PCB) sans qu'il soit n\u00e9cessaire d'utiliser des sondes de test physiques. Pour ce faire, des cellules boundary-scan, cr\u00e9\u00e9es \u00e0 l'aide de multiplexeurs et de circuits de verrouillage, sont attach\u00e9es \u00e0 chaque broche du dispositif.<\/p>\n<\/div><\/div>\n<\/div><\/div>\n\n\n\n
L'utilisation du protocole JTAG pour l'extraction de microprogrammes pr\u00e9sente de nombreux avantages. Tout d'abord, JTAG est un protocole universellement reconnu et largement utilis\u00e9, ce qui signifie qu'il existe une large gamme d'outils et de ressources accessibles pour son utilisation. Deuxi\u00e8mement, le protocole JTAG permet d'acc\u00e9der directement \u00e0 la m\u00e9moire de l'appareil, sans qu'il soit n\u00e9cessaire de recourir \u00e0 un logiciel ou \u00e0 une fonctionnalit\u00e9 du micrologiciel.<\/p>\n<\/div><\/div>\n<\/div><\/div>\n\n\n\n
Les versions ISO sont essentiellement les m\u00eames que les versions RGH\/JTAG, mais leur format est diff\u00e9rent. Les fichiers ISO contiennent les fichiers du jeu, tandis que les versions RGH\/JTAG sont dans un format diff\u00e9rent. Hier, Noobert a exp\u00e9riment\u00e9 la compression des fichiers dans un format plus petit.<\/p>\n<\/div><\/div>\n<\/div><\/div>\n\n\n\n
Une architecture boundary scan est une m\u00e9thode de test normalis\u00e9e qui d\u00e9finit les techniques et la structure permettant de r\u00e9soudre les probl\u00e8mes mat\u00e9riels dans des composants tels que les cartes de circuits imprim\u00e9s (PCB) et les circuits int\u00e9gr\u00e9s. Cette approche est particuli\u00e8rement utile pour tester les circuits imprim\u00e9s complexes et dens\u00e9ment emball\u00e9s, car les testeurs en circuit traditionnels peuvent ne pas \u00eatre aussi efficaces dans ces cas.<\/p>\n<\/div><\/div>\n<\/div><\/div>\n\n\n\n
Le contr\u00f4leur JTAG TAP, conform\u00e9ment \u00e0 la norme IEEE-1149.1, est une machine \u00e0 \u00e9tats finis \u00e0 16 \u00e9tats qui est contr\u00f4l\u00e9e par les signaux de l'horloge de test (TCK) et de la s\u00e9lection du mode de test (TMS). Les transitions du contr\u00f4leur TAP sont d\u00e9termin\u00e9es par l'\u00e9tat de TMS sur le front montant de TCK.<\/p>\n<\/div><\/div>\n<\/div><\/div>\n\n\n\n
Le protocole JTAG, \u00e9galement connu sous le nom d'IEEE 1149.1, a \u00e9t\u00e9 initialement d\u00e9velopp\u00e9 pour rationaliser le test de l'interconnectivit\u00e9 des circuits imprim\u00e9s au cours du processus de fabrication.<\/p>\n<\/div><\/div>\n<\/div><\/div>\n\n\n\n
Le JTAG est une interface mat\u00e9rielle qui a \u00e9t\u00e9 cr\u00e9\u00e9e par le Joint Test Access Group dans les ann\u00e9es 1980 pour surmonter les difficult\u00e9s techniques et les restrictions li\u00e9es au test des interconnexions sur les cartes de circuits imprim\u00e9s (PCB) plus complexes et plus compactes.<\/p>\n<\/div><\/div>\n<\/div><\/div>\n<\/div><\/div>","protected":false},"excerpt":{"rendered":"
Qu'est-ce que le balayage des fronti\u00e8res ?<\/p>\n
Le boundary scan, \u00e9galement connu sous le nom de JTAG (Joint Test Action Group), est une technique de test qui implique l'int\u00e9gration de cellules de verrouillage de registres \u00e0 d\u00e9calage, connues sous le nom de cellules boundary scan, dans chaque connexion externe de dispositifs compatibles boundary scan.<\/p>","protected":false},"author":1,"featured_media":4750,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"article_term":"","article_term_alternate":"","article_term_def":"","article_hook":"","auto_links":"","article_topic":"","article_fact_check":"","mt_social_share":"","mt_content_meta":"","mt_glossary_display":"","glossary_heading":"","glossary":"Boundary Scan","glossary_alter":"","glossary_def":"","article_task":"","footnotes":""},"categories":[15],"tags":[13,14],"class_list":["post-7462","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-glossary","tag-glossary","tag-ng"],"_links":{"self":[{"href":"https:\/\/www.besterpcba.com\/fr\/wp-json\/wp\/v2\/posts\/7462","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/www.besterpcba.com\/fr\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/www.besterpcba.com\/fr\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/www.besterpcba.com\/fr\/wp-json\/wp\/v2\/users\/1"}],"replies":[{"embeddable":true,"href":"https:\/\/www.besterpcba.com\/fr\/wp-json\/wp\/v2\/comments?post=7462"}],"version-history":[{"count":1,"href":"https:\/\/www.besterpcba.com\/fr\/wp-json\/wp\/v2\/posts\/7462\/revisions"}],"predecessor-version":[{"id":8754,"href":"https:\/\/www.besterpcba.com\/fr\/wp-json\/wp\/v2\/posts\/7462\/revisions\/8754"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/www.besterpcba.com\/fr\/wp-json\/wp\/v2\/media\/4750"}],"wp:attachment":[{"href":"https:\/\/www.besterpcba.com\/fr\/wp-json\/wp\/v2\/media?parent=7462"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/www.besterpcba.com\/fr\/wp-json\/wp\/v2\/categories?post=7462"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/www.besterpcba.com\/fr\/wp-json\/wp\/v2\/tags?post=7462"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}