Er is een wijdverbreid bijgeloof in de productie van vermogenselektronica dat een mooie r\u00f6ntgenfoto gelijkstelt aan een betrouwbaar onderdeel. Je ziet het op productielijnen van Shenzhen tot Guadalajara: een kwaliteitsmanager die een partij QFNs vasthoudt omdat het percentage voiding 28% bereikte in plaats van de willekeurige 25% die door IPC-A-610 wordt voorgeschreven. Ondertussen stopt de lijn, worden de \u201cslechte\u201d printplaten afgekeurd of herwerkt, en geeft iedereen zichzelf een schouderklopje voor het opsporen van een defect.<\/p>\n\n\n\n
Dat is geen betrouwbaarheidsengineering. Het is een schoonheidswedstrijd.<\/p>\n\n\n\n
De natuurkunde geeft niets om je grijswaarden-drempels. De natuurkunde geeft alleen om het thermische pad van de junctie naar de omgeving. Als je het percentage voiding belangrijker vindt dan de locatie van de voids, dan keur je waarschijnlijk goede hardware af terwijl gevaarlijke onderdelen ongemerkt door de controle glippen.<\/p>\n\n\n\n
Het probleem is dat we vakmanschapsnormen\u2014die uitstekend zijn om te bepalen of een proces afwijkt\u2014hebben toegelaten om zich voor te doen als betrouwbaarheidsfysica. Een norm zoals IPC-A-610 Klasse 3 is een binaire pass\/fail maatstaf ontworpen voor contractgeschillen en visuele consistentie, niet om te voorspellen of een MOSFET een tienjarige duty cycle in een automotive tractie-omvormer zal overleven.<\/p>\n\n\n\n
Wanneer je een 25% void-limiet behandelt als een harde grens voor thermisch falen, negeer je het concept van het \u201cThermisch Budget.\u201d Een onderdeel met 30% voiding kan een Junction-to-Case thermische weerstand (Rth-jc) hebben die statistisch identiek is aan een onderdeel met 10% voiding, volledig afhankelijk van waar die voids zich bevinden. We moeten stoppen met het controleren van schaduwen en beginnen met het ontwerpen van de warmtegeleiding.<\/p>\n\n\n
Geografie boven geometrie<\/h2>\n\n\n
Warmte stroomt als water, neemt het pad van de minste weerstand, en stroomt niet uniform over het hele die attach-paddle.<\/p>\n\n\n
\nEen PowerQFN-component op een PCB; de siliciumchip zit meestal in het midden, wat een kritisch thermisch heet punt cre\u00ebert dat een solide soldeerinterface vereist.<\/figcaption><\/figure>\n<\/div>\n\n\n
Neem een krachtige 5\u00d76 PowerQFN. Bij testen kun je een unit tegenkomen met enorme voiding\u2014tot 45%\u2014veroorzaakt door agressieve flux-uitgassing. Voor het blote oog van een r\u00f6ntgenapparaat lijkt het een ramp, een Zwitserse kaas van soldeer die direct zou moeten verbranden. Maar als je die voids in kaart brengt, zie je vaak dat het \u201cchampagnebubbels\u201d zijn die volledig rond de rand van het pad zijn gegroepeerd, gedreven door natmakingskrachten tijdens het reflowen. Het midden van het pad, direct onder het actieve heet punt van de siliciumchip, is solide.<\/p>\n\n\n\n
Wanneer je dit \u201cmislukte\u201d onderdeel test op een dynodebank met een thermokoppel of een transient thermische tester, is het resultaat vaak schokkend: de stijging van de junctietemperatuur (Tj) ligt binnen 2\u00b0C van een \u201cperfecte\u201d controle-unit. De warmte die in het midden van de chip wordt gegenereerd, heeft een directe, ononderbroken koperen weg naar het leadframe. De perifere voids zijn thermisch irrelevant omdat de warmte nooit door die randen hoefde te reizen om te ontsnappen.<\/p>\n\n\n\n
Omgekeerd kun je een onderdeel hebben met slechts 8% totale voiding\u2014een \u201cdoorhaling\u201d volgens elke norm\u2014waar die ene void een grote bubbel is die direct onder het heet punt van de chip is gevangen. Die lokale isolatie cre\u00ebert een enorme thermische bottleneck, wat leidt tot stroomconcentratie en een snelle piek in Tj die geen enkele datasheetmarge kan opvangen. Het percentage is laag, maar het betrouwbaarheidsrisico is kritiek.<\/p>\n\n\n\n
Hier faalt de industrie\u2019s obsessie met simpele cijfers. De relatie tussen void-percentage en thermische weerstand is niet lineair; het is geometrisch en sterk afhankelijk van de specifieke pakketarchitectuur (bijv. LFPAK versus D2PAK).<\/p>\n\n\n\n
Het is verleidelijk om te zoeken naar een magische oplossing zoals zilver sinteren om dit op te lossen, in de veronderstelling dat een dichtere, vrij van holtes materiaal het probleem zal verhelpen. Maar hoewel sinteren een hogere thermische geleidbaarheid biedt, brengt het zijn eigen problemen met zich mee, vooral rond interface delaminatie bij grote oppervlaktedies. Als je materialen wisselt zonder de geografie van je warmteflux te begrijpen, ruil je gewoon de ene faalmodus in voor een duurdere.<\/p>\n\n\n
De Zero-Void Paradox<\/h2>\n\n\n
Er is een donkere kant aan het nastreven van de \u201cperfecte\u201d soldeerverbinding, een die teams vaak overvalt die te maken hebben met zware thermische cycli (-40\u00b0C tot 125\u00b0C).<\/p>\n\n\n\n
Ik heb veldretouren geanalyseerd van hoogbetrouwbare tractiemodules waarbij de r\u00f6ntgeninspectiegegevens uit de fabriek bijna geen holtes op de DBC (Direct Bonded Copper) substraten toonden. Ze zagen er vlekkeloos uit. Toch barstten en vermoeiden de soldeerverbindingen voortijdig in het veld. Het onderzoek toonde aan dat het ontbreken van holtes eigenlijk een symptoom was van een te dunne bondlijn.<\/p>\n\n\n\n
In de haast om holtes te elimineren, was het proces zo afgesteld dat het pakket strak werd samengedrukt, waardoor er bijna geen soldeerafstand overbleef om als mechanische buffer te dienen. Soldeer is een veerkrachtig materiaal; het heeft volume nodig om het verschil in thermische uitzettingsco\u00ebffici\u00ebnt (CTE) tussen het stijve silicium\/leadframe en de PCB op te vangen.<\/p>\n\n\n\n
Wanneer je \u201cnul holtes\u201d bereikt door de bondlijn te verpletteren, verwijder je die spanningsontlasting. Een kleine hoeveelheid verspreide holtes kan de scheutvoortplanting daadwerkelijk stoppen, als een spanningsbreuk in het rooster. Een perfect solide, microscopisch dunne verbinding draagt al die mechanische spanning direct over aan de intermetallische lagen, wat leidt tot vermoeiingsscheuren die het thermische pad veel sneller doorsnijden dan een paar belletjes ooit zouden doen. Nul is niet het doel; vaak is een perfecte nul-holte verbinding gewoon een broze breuk die op het punt staat te gebeuren.<\/p>\n\n\n
Stop met raden, begin met meten<\/h2>\n\n\n
Als je niet op het r\u00f6ntgenpercentage kunt vertrouwen, hoe valideer je dan het proces? Je moet stoppen met kijken naar 2D-schaduwen en beginnen met het meten van de dynamische thermische respons. Statische thermische weerstand (Rth) is nuttig, maar Transient Thermal Impedance (Zth) is de waarheidspreker. Methoden zoals beschreven in JEDEC JESD51-14, specifiek de dual-interface methode, stellen je in staat om de warmteverspreiding door de opbouw in de tijd te zien.<\/p>\n\n\n\n
Door de structuurfunctiecurve te analyseren die wordt gegenereerd door een T3Ster of vergelijkbare apparatuur, kun je precies bepalen waar de thermische bottleneck optreedt. Je kunt onderscheid maken tussen een holte bij de die-attach interface en een delaminatie bij de koper-naar-FR4 laag. Dit is de enige manier om te bewijzen of een holte \u201cisolerend\u201d is (de weg blokkeert) of \u201cirrelevant\u201d (in een dode zone zit).<\/p>\n\n\n\n
Het vereist investeringen in labapparatuur en het geduld om complexe curves te interpreteren, maar het verplaatst het gesprek van \u201cdit ziet er lelijk uit\u201d naar \u201cdit loopt 15\u00b0C heter.\u201d Dat zijn gegevens die je aan een klant of een compliance officer kunt voorleggen om een afwijking van de standaard specificaties te rechtvaardigen.<\/p>\n\n\n
Het ontwerpen van de uitgang<\/h2>\n\n
\nEen \u2018raamruit\u2019-opening ontwerp in een soldeerstencil cre\u00ebert ontsnappingskanalen voor fluxgassen, waardoor grote holtes onder thermische pads worden voorkomen.<\/figcaption><\/figure>\n<\/div>\n\n\n
Voordat je het management om een half miljoen dollar vraagt om een vacu\u00fcm reflow oven te kopen om je holtecijfers te verlagen, kijk eerst naar je stencilontwerp. Vacu\u00fcm reflow is een krachtig hulpmiddel, maar wordt vaak gebruikt als een kruk voor slechte procesengineering. De meest voorkomende oorzaak van holtes in grote thermische pads is eenvoudige gasinsluiting\u2014vluchtige stoffen uit de flux hebben tijdens de soak-fase nergens om heen.<\/p>\n\n\n\n
Vaak kun je holtevorming verminderen van een falende 35% naar een geslaagde 15% door simpelweg het openingontwerp te veranderen van een enkele grote blok naar een \u201craamruit\u201d raster. Dit cre\u00ebert kanalen voor het ontsnappen van uitgassende flux voordat het soldeer vloeibaar wordt. Combineer dit met een profieloptimalisatie\u2014pas de soak-tijd aan om volledige vluchtige activering te garanderen\u2014en je kunt het probleem vaak oplossen voor de kosten van een nieuw stencil ($300) in plaats van een nieuwe oven ($500k).<\/p>\n\n\n\n
Uiteindelijk is je doel om een procespecificatie te schrijven die de realiteit weerspiegelt. Kopieer en plak de IPC Class 3 limieten niet in je hoofdtekening tenzij je graag ruzie maakt met je contractfabrikant. Definieer je criteria op basis van de fysica van je specifieke vermogensdichtheid:<\/p>\n\n\n\n
\n
Definieer Kritieke Zones:<\/strong> Specificeer dat holtes onder de thermische pad van de die (de hotspot) zwaarder wegen dan perifere holtes.<\/li>\n\n\n\n
Verplicht Bondlijncontrole:<\/strong> Stel minimale afstandshoogtes in om spanningsfalen te voorkomen.<\/li>\n\n\n\n
Gebruik Zth voor verificatie:<\/strong> Kwalificeer het proces met thermische transi\u00ebnttesten, gebruik vervolgens alleen r\u00f6ntgenstraling als procesmonitor om te zorgen dat er niets afwijkt.<\/li>\n<\/ol>\n\n\n\n
Betrouwbaarheid gaat over het garanderen dat het apparaat werkt, niet over het perfectioneren van r\u00f6ntgenfoto's voor een stockfoto.<\/p>","protected":false},"excerpt":{"rendered":"
Void percentages zijn geen betrouwbare maat voor de betrouwbaarheid van een onderdeel. Warmtestroom en void locatie zijn belangrijker dan totale voids, en echte betrouwbaarheid komt van het meten van dynamische thermische respons (Zth) en junctietemperatuur, niet van het najagen van een perfect r\u00f6ntgenbeeld.<\/p>","protected":false},"author":1,"featured_media":10547,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"article_term":"","article_term_alternate":"","article_term_def":"","article_hook":"","auto_links":"","article_topic":"","article_fact_check":"","mt_social_share":"","mt_content_meta":"","mt_glossary_display":"","glossary_heading":"","glossary":"","glossary_alter":"","glossary_def":"","article_task":"Power package void criteria that actually track junction temperature","footnotes":""},"categories":[12],"tags":[],"class_list":["post-10511","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-blog"],"_links":{"self":[{"href":"https:\/\/www.besterpcba.com\/nl\/wp-json\/wp\/v2\/posts\/10511","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/www.besterpcba.com\/nl\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/www.besterpcba.com\/nl\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/www.besterpcba.com\/nl\/wp-json\/wp\/v2\/users\/1"}],"replies":[{"embeddable":true,"href":"https:\/\/www.besterpcba.com\/nl\/wp-json\/wp\/v2\/comments?post=10511"}],"version-history":[{"count":2,"href":"https:\/\/www.besterpcba.com\/nl\/wp-json\/wp\/v2\/posts\/10511\/revisions"}],"predecessor-version":[{"id":10607,"href":"https:\/\/www.besterpcba.com\/nl\/wp-json\/wp\/v2\/posts\/10511\/revisions\/10607"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/www.besterpcba.com\/nl\/wp-json\/wp\/v2\/media\/10547"}],"wp:attachment":[{"href":"https:\/\/www.besterpcba.com\/nl\/wp-json\/wp\/v2\/media?parent=10511"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/www.besterpcba.com\/nl\/wp-json\/wp\/v2\/categories?post=10511"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/www.besterpcba.com\/nl\/wp-json\/wp\/v2\/tags?post=10511"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}
![\"Een](\"https:\/\/www.besterpcba.com\/wp-content\/uploads\/2025\/12\/qfn-power-transistor-macro-pcb.jpg\" "\\"PowerQFN")
![\"Close-up](\"https:\/\/www.besterpcba.com\/wp-content\/uploads\/2025\/12\/solder-stencil-window-pane-aperture.jpg\" "\\"Soldeer")