Boundary scan, znany r\u00f3wnie\u017c jako JTAG (Joint Test Action Group), to technika testowania, kt\u00f3ra obejmuje integracj\u0119 kom\u00f3rek zatrzaskowych rejestru przesuwnego, znanych jako kom\u00f3rki boundary scan, w ka\u017cde zewn\u0119trzne po\u0142\u0105czenie urz\u0105dze\u0144 kompatybilnych z boundary scan. Kom\u00f3rki te umo\u017cliwiaj\u0105 testowanie i debugowanie uk\u0142ad\u00f3w scalonych (IC) i po\u0142\u0105cze\u0144 na p\u0142ytce PCB.<\/p>\n\n\n\n
Kom\u00f3rki skanowania granicznego s\u0105 strategicznie umieszczone obok ka\u017cdego pinu I\/O (wej\u015bcia\/wyj\u015bcia) uk\u0142adu scalonego, tworz\u0105c \u0142a\u0144cuch rejestru przesuwnego, kt\u00f3ry umo\u017cliwia przesy\u0142anie danych mi\u0119dzy urz\u0105dzeniami. Podczas normalnej pracy kom\u00f3rki skanowania granicznego pozostaj\u0105 niewidoczne i nie maj\u0105 wp\u0142ywu na obw\u00f3d. Jednak\u017ce, gdy urz\u0105dzenie jest ustawione w tryb testowy, szeregowy strumie\u0144 danych, zwany wektorem testowym, mo\u017ce by\u0107 przesy\u0142any przez \u0142a\u0144cuch rejestru przesuwnego. Umo\u017cliwia to przechwytywanie danych z linii uk\u0142adu scalonego lub wymuszanie danych na nich, u\u0142atwiaj\u0105c kompleksowe testowanie i analiz\u0119.<\/p>\n\n\n\n
Do sterowania urz\u0105dzeniem skanowania granicznego wykorzystywany jest dedykowany port dost\u0119pu testowego (TAP) i kontroler TAP. Kontroler TAP, 16-stanowa maszyna, zarz\u0105dza rejestrem granicznym, kt\u00f3ry sk\u0142ada si\u0119 z kom\u00f3rek skanowania granicznego. Sygna\u0142y TAP, w tym Test Data In (TDI), Test Data Out (TDO), Test Clock (TCK), Test Mode Select (TMS) i opcjonalny Test Reset (TRST), s\u0105 u\u017cywane do sterowania urz\u0105dzeniem skanowania granicznego i wykonywania r\u00f3\u017cnych funkcji testowych.<\/p>\n\n\n\n
Standard IEEE 1149.1 definiuje architektur\u0119 i procedury testowania skanowania granicznego. Okre\u015bla trzy obowi\u0105zkowe funkcje testowe: EXTEST, SAMPLE\/PRELOAD i BYPASS. Dodatkowo standard opisuje opcjonalne funkcje testowe, takie jak INTEST, RUNBIST, IDCODE, CLAMP, HIGHZ i USERCODE. Producenci maj\u0105 r\u00f3wnie\u017c mo\u017cliwo\u015b\u0107 dodawania w\u0142asnych funkcji testowych w ramach wytycznych standardu IEEE.<\/p>\n\n\n\n
Skanowanie graniczne, dzi\u0119ki swojej zdolno\u015bci do testowania i debugowania z\u0142o\u017conych uk\u0142ad\u00f3w scalonych i po\u0142\u0105cze\u0144 bez potrzeby stosowania fizycznych sond testowych, jest cenn\u0105 technik\u0105 w bran\u017cy PCB. Zapewnia kompleksowe rozwi\u0105zanie testowe, szczeg\u00f3lnie w przypadkach, gdy fizyczny dost\u0119p do pin\u00f3w jest utrudniony ze wzgl\u0119du na takie czynniki, jak wysoka g\u0119sto\u015b\u0107 komponent\u00f3w, mniejsze obudowy i zaawansowane technologie, takie jak BGA i SMT.<\/p>\n\n\n\n
Skanowanie graniczne to technologia testowa, kt\u00f3ra polega na dodawaniu dodatkowych kom\u00f3rek w przewodach od krzemu do zewn\u0119trznych pin\u00f3w. Umo\u017cliwia to weryfikacj\u0119 zar\u00f3wno uk\u0142adu, jak i funkcjonalno\u015bci p\u0142yty. Z drugiej strony, JTAG to akronim od Joint Test Action Group, kt\u00f3ry odnosi si\u0119 do interfejsu lub portu dost\u0119pu testowego u\u017cywanego do cel\u00f3w komunikacyjnych.<\/p>\n<\/div><\/div>\n<\/div><\/div>\n\n\n\n
Rejestr skanowania granicznego s\u0142u\u017cy do przechwytywania danych w kom\u00f3rkach skanowania granicznego, co obejmuje monitorowanie pin\u00f3w wej\u015bciowych. Dane te mo\u017cna przeskanowa\u0107 z urz\u0105dzenia przez pin TDO w celu weryfikacji, a tak\u017ce mo\u017cna je przeskanowa\u0107 do urz\u0105dzenia przez pin TDI. W ten spos\u00f3b tester mo\u017ce zweryfikowa\u0107 dane na pinach wyj\u015bciowych urz\u0105dzenia.<\/p>\n<\/div><\/div>\n<\/div><\/div>\n\n\n\n
JTAG, co oznacza Joint Test Action Group, to standard bran\u017cowy u\u017cywany do weryfikacji projekt\u00f3w i testowania p\u0142ytek drukowanych po ich wyprodukowaniu. Jest to narz\u0119dzie, kt\u00f3re uzupe\u0142nia symulacj\u0119 cyfrow\u0105 i wdra\u017ca standardy oprzyrz\u0105dowania w uk\u0142adzie scalonym w automatyzacji projektowania elektronicznego (EDA).<\/p>\n<\/div><\/div>\n<\/div><\/div>\n\n\n\n
Dane graniczne odnosz\u0105 si\u0119 do zestawu warto\u015bci danych testowych znajduj\u0105cych si\u0119 na kra\u0144cach danego zakresu. Warto\u015bci te reprezentuj\u0105 g\u00f3rn\u0105 i doln\u0105 granic\u0119 tego, co jest oczekiwane i powinno by\u0107 akceptowane. I odwrotnie, wszelkie warto\u015bci, kt\u00f3re wykraczaj\u0105 poza te granice, zar\u00f3wno przed, jak i za nimi, powinny zosta\u0107 odrzucone.<\/p>\n<\/div><\/div>\n<\/div><\/div>\n\n\n\n
Architektura testowa JTAG\/boundary-scan zosta\u0142a pocz\u0105tkowo zaprojektowana do testowania po\u0142\u0105cze\u0144 mi\u0119dzy uk\u0142adami scalonymi (IC) na p\u0142ytce drukowanej (PCB) bez potrzeby stosowania fizycznych sond testowych. Osi\u0105ga si\u0119 to poprzez do\u0142\u0105czenie kom\u00f3rek boundary-scan, kt\u00f3re s\u0105 tworzone przy u\u017cyciu multipleksera i obwod\u00f3w zatrzaskowych, do ka\u017cdego pinu na urz\u0105dzeniu.<\/p>\n<\/div><\/div>\n<\/div><\/div>\n\n\n\n
U\u017cywanie JTAG do ekstrakcji oprogramowania uk\u0142adowego oferuje liczne korzy\u015bci. Po pierwsze, JTAG jest powszechnie rozpoznawanym i szeroko wykorzystywanym protoko\u0142em, co oznacza, \u017ce istnieje szeroki zakres narz\u0119dzi i zasob\u00f3w dost\u0119pnych do jego wykorzystania. Po drugie, JTAG umo\u017cliwia bezpo\u015bredni dost\u0119p do pami\u0119ci urz\u0105dzenia, omijaj\u0105c potrzeb\u0119 jakiejkolwiek funkcjonalno\u015bci oprogramowania lub oprogramowania uk\u0142adowego.<\/p>\n<\/div><\/div>\n<\/div><\/div>\n\n\n\n
Wersje ISO s\u0105 zasadniczo takie same jak wersje RGH\/JTAG, ale maj\u0105 inny format. Pliki ISO zawieraj\u0105 pliki gry, podczas gdy wersje RGH\/JTAG maj\u0105 inny format. Wczoraj Noobert eksperymentowa\u0142 z kompresowaniem plik\u00f3w do mniejszego formatu.<\/p>\n<\/div><\/div>\n<\/div><\/div>\n\n\n\n
Architektura skanowania granicznego to znormalizowana metoda testowania, kt\u00f3ra definiuje techniki i struktur\u0119 rozwi\u0105zywania problem\u00f3w sprz\u0119towych w komponentach, takich jak p\u0142ytki drukowane (PCB) i uk\u0142ady scalone. Podej\u015bcie to jest szczeg\u00f3lnie przydatne do testowania skomplikowanych i g\u0119sto upakowanych p\u0142ytek PCB, poniewa\u017c tradycyjne testery obwod\u00f3w mog\u0105 by\u0107 w tych przypadkach mniej skuteczne.<\/p>\n<\/div><\/div>\n<\/div><\/div>\n\n\n\n
Kontroler JTAG TAP, zgodnie ze standardem IEEE-1149.1, jest 16-stanowym automatem sko\u0144czonym, kt\u00f3ry jest sterowany przez sygna\u0142y zegara testowego (TCK) i wyboru trybu testowego (TMS). Przej\u015bcia kontrolera TAP s\u0105 okre\u015blane przez stan TMS na zboczu narastaj\u0105cym TCK.<\/p>\n<\/div><\/div>\n<\/div><\/div>\n\n\n\n
Protok\u00f3\u0142 JTAG, znany r\u00f3wnie\u017c jako IEEE 1149.1, zosta\u0142 pocz\u0105tkowo opracowany w celu usprawnienia testowania po\u0142\u0105cze\u0144 PCB podczas procesu produkcyjnego.<\/p>\n<\/div><\/div>\n<\/div><\/div>\n\n\n\n
JTAG to interfejs sprz\u0119towy, kt\u00f3ry zosta\u0142 stworzony przez Joint Test Access Group w latach 80. w celu przezwyci\u0119\u017cenia trudno\u015bci technicznych i ogranicze\u0144 zwi\u0105zanych z testowaniem po\u0142\u0105cze\u0144 na bardziej skomplikowanych i kompaktowych p\u0142ytkach drukowanych (PCB).<\/p>\n<\/div><\/div>\n<\/div><\/div>\n<\/div><\/div>","protected":false},"excerpt":{"rendered":"
Co to jest Boundary Scan<\/p>\n
Skanowanie graniczne, znane r\u00f3wnie\u017c jako JTAG (Joint Test Action Group), to technika testowania, kt\u00f3ra obejmuje integracj\u0119 kom\u00f3rek zatrzaskowych rejestru przesuwnego, znanych jako kom\u00f3rki skanowania granicznego, w ka\u017cde zewn\u0119trzne po\u0142\u0105czenie urz\u0105dze\u0144 kompatybilnych ze skanowaniem granicznym.<\/p>","protected":false},"author":1,"featured_media":4750,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"article_term":"","article_term_alternate":"","article_term_def":"","article_hook":"","auto_links":"","article_topic":"","article_fact_check":"","mt_social_share":"","mt_content_meta":"","mt_glossary_display":"","glossary_heading":"","glossary":"Boundary Scan","glossary_alter":"","glossary_def":"","article_task":"","footnotes":""},"categories":[15],"tags":[13,14],"class_list":["post-7462","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-glossary","tag-glossary","tag-ng"],"_links":{"self":[{"href":"https:\/\/www.besterpcba.com\/pl\/wp-json\/wp\/v2\/posts\/7462","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/www.besterpcba.com\/pl\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/www.besterpcba.com\/pl\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/www.besterpcba.com\/pl\/wp-json\/wp\/v2\/users\/1"}],"replies":[{"embeddable":true,"href":"https:\/\/www.besterpcba.com\/pl\/wp-json\/wp\/v2\/comments?post=7462"}],"version-history":[{"count":1,"href":"https:\/\/www.besterpcba.com\/pl\/wp-json\/wp\/v2\/posts\/7462\/revisions"}],"predecessor-version":[{"id":8754,"href":"https:\/\/www.besterpcba.com\/pl\/wp-json\/wp\/v2\/posts\/7462\/revisions\/8754"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/www.besterpcba.com\/pl\/wp-json\/wp\/v2\/media\/4750"}],"wp:attachment":[{"href":"https:\/\/www.besterpcba.com\/pl\/wp-json\/wp\/v2\/media?parent=7462"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/www.besterpcba.com\/pl\/wp-json\/wp\/v2\/categories?post=7462"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/www.besterpcba.com\/pl\/wp-json\/wp\/v2\/tags?post=7462"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}