{"id":9834,"date":"2025-11-04T08:04:13","date_gmt":"2025-11-04T08:04:13","guid":{"rendered":"https:\/\/www.besterpcba.com\/?p=9834"},"modified":"2025-11-04T08:07:59","modified_gmt":"2025-11-04T08:07:59","slug":"boundary-scan-vs-ict-low-runs","status":"publish","type":"post","link":"https:\/\/www.besterpcba.com\/pl\/skanowanie-graniczne-vs-ict-niskie-przebiegi\/","title":{"rendered":"Pokrycie testowe, kt\u00f3re si\u0119 op\u0142aca: Boundary Scan Plus bez wektor\u00f3w na pe\u0142nym ICT dla niskich serii"},"content":{"rendered":"
Ci\u015bnienie, aby wykry\u0107 usterki produkcyjne zanim p\u0142ytki trafi\u0105 do klienta, jest nie do negocjacji. Pojedyncza niezaobserwowana wada w krytycznym systemie mo\u017ce kosztowa\u0107 znacznie wi\u0119cej ni\u017c testy, kt\u00f3re by j\u0105 wykry\u0142y. Ta rzeczywisto\u015b\u0107 kieruje wiele zespo\u0142\u00f3w in\u017cynieryjnych ku testom w obwodzie (ICT) jako domy\u015blnemu rozwi\u0105zaniu, d\u0142ugo uwa\u017canemu za z\u0142oty standard pokrycia. Pe\u0142ne ICT zapewnia kompleksowy dost\u0119p do niemal ka\u017cdego w\u0119z\u0142a na p\u0142ycie, obiecuj\u0105c wska\u017aniki wykrywania usterek zbli\u017cone do teoretycznego maximum. Dla produkcji na du\u017c\u0105 skal\u0119, inwestycja ma sens; sta\u0142e koszty in\u017cynierii jigs\u00f3w i sprz\u0119tu testowego rozk\u0142adaj\u0105 si\u0119 na tysi\u0105ce jednostek, obni\u017caj\u0105c koszt jednostkowy do znikomego poziomu.<\/p>\n\n\n\n
Ale ekonomiczne uwarunkowania odwracaj\u0105 si\u0119, gdy volume produkcji spada. Przy partiiach poni\u017cej kilkuset sztuk, w\u0142a\u015bnie mocne strony ICT staj\u0105 si\u0119 wadami. Niestandardowy jig wymagany dla ka\u017cdego projektu p\u0142yty generuje wysokie, sta\u0142e koszty in\u017cynieryjne, kt\u00f3re nie skaluj\u0105 si\u0119. Czas realizacji wyd\u0142u\u017ca si\u0119, gdy jigs s\u0105 projektowane, budowane i debugowane. Iteracje projektu, powszechne we wprowadzaniu nowych produkt\u00f3w, ca\u0142kowicie uniewa\u017cniaj\u0105 jig, wymuszaj\u0105c rozpocz\u0119cie procesu od nowa. W firmie PCBA ogl\u0105dali\u015bmy, jak te kalkulacje sprawdzaj\u0105 si\u0119 na setkach projekt\u00f3w. Przy partiiach poni\u017cej 200-300 sztuk, pe\u0142ne ICT rzadko kiedy si\u0119 op\u0142aca.<\/p>\n\n\n\n
Alternatyw\u0105 nie jest porzucenie rygorystycznych test\u00f3w, lecz zast\u0105pienie modelu opartego na jigach bardziej lean, szybsz\u0105 strategi\u0105 opart\u0105 na boundary scan, testowaniu bez wektor\u00f3w i skoncentrowanych testach funkcjonalnych. Ta kombinacja zapewnia por\u00f3wnywalny zakres wykrywania usterek, eliminuje w\u0105skie gard\u0142o zwi\u0105zane z jigami oraz zapewnia szybsz\u0105 p\u0119tl\u0119 debugowania, gdy wykryte zostan\u0105 usterki. Ta zmiana nie jest ideologiczna; jest praktyczn\u0105 reakcj\u0105 na matematyczne i mechaniczne tarcia, kt\u00f3re ICT narzuca na produkcj\u0119 niskonak\u0142adow\u0105 i zwinno\u015b\u0107.<\/p>\n\n\n
Przyj\u0119cie ICT i miejsce, w kt\u00f3rym si\u0119 \u0142amie<\/h2>\n\n\n
Testy w obwodzie sta\u0142y si\u0119 standardem bran\u017cowym w erze produkcji na du\u017c\u0105 skal\u0119 i stabilnych projekt\u00f3w. Model by\u0142 prosty: inwestuj du\u017co z g\u00f3ry w niestandardowy jig i zaawansowany tester, a nast\u0119pnie korzystaj z tej inwestycji na dziesi\u0105tki tysi\u0119cy identycznych jednostek. Przy czasie testu jednostkowym wyra\u017conym w sekundach, koszt marginalny na p\u0142yt\u0119 by\u0142 praktycznie zerowy po pokryciu koszt\u00f3w sta\u0142ych. Dla producenta elektroniki konsumenckiej produkuj\u0105cego 50 000 sztuk tego samego modelu, matematyka by\u0142a niepodwa\u017calna.<\/p>\n\n\n\n
Ten model produkcji si\u0119 rozbi\u0142. Nowoczesne wytwarzanie elektroniki coraz cz\u0119\u015bciej obs\u0142uguje rynki o wysokim miksie i niskim volume. Cykle \u017cycia produkt\u00f3w s\u0105 kr\u00f3tsze, iteracje projektowe cz\u0119stsze, a personalizacja stanowi przewag\u0119 konkurencyjn\u0105. Firma mo\u017ce wyprodukowa\u0107 150 sztuk jednej wersji, zmodyfikowa\u0107 projekt, potem wyprodukowa\u0107 200 sztuk kolejnej. Za\u0142o\u017cenie, \u017ce pojedynczy jig wytestuje tysi\u0105ce identycznych p\u0142ytek, nie jest ju\u017c aktualne. Sta\u0142e koszty, kt\u00f3re w wysokich ilo\u015bciach by\u0142y pomijalne, staj\u0105 si\u0119 uci\u0105\u017cliwe, gdy rozk\u0142adaj\u0105 si\u0119 na kilka setek sztuk.<\/p>\n\n\n\n
Model \u0142amie si\u0119 tam, gdzie ca\u0142kowity koszt infrastruktury ICT przewy\u017csza koszt strat zwi\u0105zanych z alternatywnymi strategiami, odpowiednio wywa\u017conymi do ryzyka. Pr\u00f3g ten nie jest arbitralny. Jest funkcj\u0105 kosztu jig\u00f3w, czasu in\u017cynieryjnego, czasu realizacji produkcji i pokrycia dost\u0119pnego przez metody bez jiga. Dla wi\u0119kszo\u015bci projekt\u00f3w p\u0142ytek, ten pr\u00f3g mie\u015bci si\u0119 pomi\u0119dzy 200 a 300 jednostek.<\/p>\n\n\n
Pu\u0142apka sta\u0142ych koszt\u00f3w testowania w obwodzie<\/h2>\n\n
\nNiestandardowy jig ICT to wyprodukowany na zam\u00f3wienie artefakt z wysokimi kosztami i d\u0142ugimi czasami realizacji, co czyni go nieekonomicznym przy niskim wolumenie produkcji.<\/figcaption><\/figure>\n<\/div>\n\n\n
Podczas gdy jig jest najbardziej widocznym kosztem ICT, prawdziwy ci\u0119\u017car ekonomiczny jest znacznie szerszy. Niestandardowy jig ICT nie jest zakupem gotowym od razu; jest to wyprodukowany na zam\u00f3wienie, specjalistyczny artefakt, stworzony pod konkretne rozmieszczenie p\u0142ytek. Proces projektowania wymaga przekszta\u0142cenia listy po\u0142\u0105cze\u0144 p\u0142ytek i rozmieszczenia komponent\u00f3w w struktur\u0119 mechaniczn\u0105 z spr\u0119\u017cynuj\u0105cymi sondami testowymi, ka\u017cd\u0105 wyr\u00f3wnan\u0105 do konkretnego punktu testowego z precyzj\u0105 poni\u017cej milimetra. Jig musi uwzgl\u0119dnia\u0107 tolerancje komponent\u00f3w, odkszta\u0142cenia p\u0142ytki i zu\u017cycie sond. Nast\u0119pnie musi zosta\u0107 zwalidowany i zdebugowany \u2014 proces ten cz\u0119sto ujawnia nieprzewidziane problemy z dost\u0119pem sond lub integralno\u015bci\u0105 sygna\u0142u.<\/p>\n\n\n
Koszty in\u017cynieryjne i czas realizacji jigs\u00f3w<\/h3>\n\n\n
Koszt in\u017cynieryjny dla przeci\u0119tnie skomplikowanego uchwytu zazwyczaj wynosi od $8 000 do $15 000. Wysoko-g\u0119ste p\u0142yty z elementami o drobnej rozstawie lub ograniczonym dost\u0119pie do punkt\u00f3w testowych mog\u0105 podnie\u015b\u0107 t\u0119 kwot\u0119 do $25 000 lub wi\u0119cej. Jest to czysto koszt niestandardowego interfejsu mechanicznego i elektrycznego potrzebnego do pod\u0142\u0105czenia p\u0142yty do sprz\u0119tu ICT, oddzielnie od koszt\u00f3w kapita\u0142owych samego testera.<\/p>\n\n\n\n
Czas realizacji jest r\u00f3wnie istotny. Od momentu zatwierdzenia projektu p\u0142ytki, projekt i wykonanie uchwytu zwykle zajmuj\u0105 od dw\u00f3ch do czterech tygodni, a w przypadku skomplikowanych projekt\u00f3w nawet do sze\u015bciu. W tym okresie produkcja jest wstrzymywana. P\u0142yty mog\u0105 by\u0107 zmontowane, ale nie mog\u0105 by\u0107 testowane. Le\u017cakuj\u0105 w magazynie, czekaj\u0105c. Je\u015bli projekt ulegnie zmianie w tym okresie\u2014co jest powszechne przy wprowadzaniu nowego produktu\u2014uchwyt musi zosta\u0107 zmodyfikowany lub wyrzucony. Czas si\u0119 resetuje.<\/p>\n\n\n
Matematyka op\u0142acalno\u015bci dla niskonak\u0142adowych serii<\/h3>\n\n\n
Pu\u0142apka ekonomiczna staje si\u0119 jasna, gdy koszty uchwytu s\u0105 dzielone przez liczb\u0119 jednostek. Uchwyt za $12 000 na seri\u0119 100 sztuk dodaje obci\u0105\u017cenie $120 do ka\u017cdej p\u0142yty. Dla p\u0142yty z kosztem materia\u0142\u00f3w wynosz\u0105cym $500, oznacza to 24 procent nadwy\u017cki testowania. Nawet je\u015bli proces ICT jest szybki, wydajno\u015b\u0107 ekonomiczna jest niska. Ten sam uchwyt amortyzowany na 500 jednostek obni\u017ca koszt jednostkowy do $24, co jest znacznie bardziej akceptowalnym pi\u0119cioprocentowym kosztem nadwy\u017cki. R\u00f3\u017cnica wynika wy\u0142\u0105cznie z wielko\u015bci produkcji.<\/p>\n\n\n\n
Punkt rentowno\u015bci to miejsce, w kt\u00f3rym \u0142\u0105czny koszt ICT\u2014w tym in\u017cynierii, ustawie\u0144 i kosztu alternatywnego czasu realizacji\u2014jest r\u00f3wny kosztowi alternatywy bez uchwytu. Dla strategii \u0142\u0105cz\u0105cej boundary scan, testowanie bez wektor\u00f3w oraz lean funkcjonalny test, koszty infrastruktury s\u0105 znacznie ni\u017csze. Boundary scan nie wymaga uchwytu, a testowanie bez wektor\u00f3w korzysta z wielokrotnego u\u017cytku sensor\u00f3w, kt\u00f3re dzia\u0142aj\u0105 bez kontaktu mechanicznego. Ka\u017cdy uchwyt funkcjonalny jest zwykle minimalny i uniwersalny, nie jest specyficznym artefaktem dla p\u0142ytki, wymagaj\u0105cym tygodni in\u017cynierii.<\/p>\n\n\n\n
Przy wolumenach produkcyjnych poni\u017cej 200 sztuk ekonomia ICT upada. Poni\u017cej 300 sztuk, sytuacja jest marginalna, zale\u017cna od skomplikowania p\u0142ytki. Dopiero powy\u017cej 300 sztuk dla stabilnych, niesko\u0144czonych projekt\u00f3w ICT zaczyna zn\u00f3w mie\u0107 wyra\u017any sens ekonomiczny.<\/p>\n\n\n
Czym naprawd\u0119 s\u0105 Boundary Scan i testowanie bez wektor\u00f3w<\/h2>\n\n
\nTestowanie boundary scan wykorzystuje prosty interfejs cyfrowy, eliminuj\u0105c potrzeb\u0119 niestandardowego mechanicznego uchwytu i pozwala na szybkie ustawienie testu.<\/figcaption><\/figure>\n<\/div>\n\n\n
Alternatyw\u0105 dla testowania opartego na fixture jest niekompromisowa rigor, lecz przej\u015bcie na metody wykorzystuj\u0105ce istniej\u0105c\u0105 infrastruktur\u0119 projektow\u0105 oraz pomiary bezkontaktowe. Narz\u0119dzia te zosta\u0142y opracowane, aby sprosta\u0107 temu samemu trendowi, kt\u00f3ry podwa\u017ca ICT: rosn\u0105cej g\u0119sto\u015bci uk\u0142ad\u00f3w i zmniejszaj\u0105cemu si\u0119 dost\u0119powi do fizycznych punkt\u00f3w testowych.<\/p>\n\n\n\n
Boundary scan, sformalizowany w standardzie IEEE 1149.1 (znanym jako JTAG), wprowadza logik\u0119 testow\u0105 bezpo\u015brednio do uk\u0142ad\u00f3w scalonych na p\u0142ytce. Kompatybilne uk\u0142ady zawieraj\u0105 \u0142a\u0144cuch kom\u00f3rek przy ka\u017cdym wej\u015bciu i wyj\u015bciu. Podczas testu, prosty interfejs czteroprzewodowy przesuwa wzorce do tych kom\u00f3rek, kontroluj\u0105c stany logiczne na sieciach p\u0142ytki. Wynikowe stany s\u0105 przechwytywane i przesuwane na zewn\u0105trz do analizy, pozwalaj\u0105c testerowi na kontrolowanie i obserwowanie sygna\u0142\u00f3w na poziomie pin\u00f3w bez kontaktu fizycznego. Ta nieinwazyjna metoda jest wyj\u0105tkowo skuteczna w wykrywaniu zwar\u0107, otwar\u0107 i usterek typu stuck-at pomi\u0119dzy zgodnymi urz\u0105dzeniami.<\/p>\n\n\n\n
Testowanie bez wektor\u00f3w uzupe\u0142nia to, korzystaj\u0105c z pomiar\u00f3w pojemno\u015bciowych i indukcyjnych do wykrywania usterek na ca\u0142ej p\u0142ytce. Sonda umieszczona w pobli\u017cu p\u0142ytki mierzy jej sygna\u0142 elektromagnetyczny zmontowanych element\u00f3w i \u015bcie\u017cek. Zwarcia generuj\u0105 wyczuwalne sprz\u0119\u017cenia pojemno\u015bciowe; otwarcia wykazuj\u0105 charakterystyczne zmiany impedancji. Metoda jest szybka, bezkontaktowa i mo\u017ce wnioskowa\u0107 o obecno\u015bci komponent\u00f3w, polaryzacji i przybli\u017conej warto\u015bci, co czyni j\u0105 skuteczn\u0105 w wykrywaniu powa\u017cnych defekt\u00f3w produkcyjnych, takich jak brakuj\u0105ce elementy, odwr\u00f3cone diody czy mostki na \u015bcie\u017ckach.<\/p>\n\n\n
Por\u00f3wnanie pokrycia: liczby stoj\u0105ce za kompromisem<\/h2>\n\n\n
Podstawow\u0105 sprzeciw wobec porzucenia ICT jest zakres pokrycia. Chocia\u017c ICT z za\u0142o\u017cenia mo\u017ce uzyska\u0107 dost\u0119p do ka\u017cdego w\u0119z\u0142a na p\u0142ytce z wystarczaj\u0105c\u0105 ilo\u015bci\u0105 punkt\u00f3w testowych, twierdzenie, \u017ce alternatywy s\u0105 gorsze, jest niepe\u0142ne. Prawdziwe pytanie brzmi, czy osi\u0105gaj\u0105 wystarczaj\u0105cy zakres, by wykry\u0107 rzeczywiste usterki, kt\u00f3re si\u0119 pojawiaj\u0105, oraz czy skoncentrowany test funkcjonalny mo\u017ce zamkn\u0105\u0107 pozosta\u0142\u0105 luk\u0119.<\/p>\n\n\n
Co obejmuje Boundary Scan<\/h3>\n\n\n
Pokrycie skanowania granicznego zale\u017cy od tego, ile element\u00f3w na p\u0142ytce jest zgodnych ze standardem JTAG. Dla p\u0142yt zdominowanych przez logik\u0119 cyfrow\u0105 \u2014 mikroprocesory, FPGA, pami\u0119\u0107 \u2014 pokrycie jest szerokie. \u0141a\u0144cuch skanowania mo\u017ce testowa\u0107 po\u0142\u0105czenia mi\u0119dzy tymi urz\u0105dzeniami z wska\u017anikami wykrywania b\u0142\u0119d\u00f3w przekraczaj\u0105cymi 95 procent dla zwar\u0107, otwar\u0107 i b\u0142\u0119d\u00f3w typu<\/p>\n\n\n
Co dodaje testowanie bezwektorowe<\/h3>\n\n\n
Testowanie bezwektorowe wype\u0142nia luki pozostawione przez skanowanie graniczne, zw\u0142aszcza dla komponent\u00f3w pasywnych i powa\u017cnych defekt\u00f3w monta\u017cu. Pomiary pojemno\u015bciowe mog\u0105 wykry\u0107 brakuj\u0105ce rezystory, nieprawid\u0142owe warto\u015bci kondensator\u00f3w i odwr\u00f3cone diody. Chocia\u017c jest mniej precyzyjne ni\u017c bezpo\u015brednie pomiary ICT, jest skuteczn\u0105 metod\u0105 wykrywania najcz\u0119stszych b\u0142\u0119d\u00f3w: niew\u0142a\u015bciwego elementu, brakuj\u0105cego elementu lub powa\u017cnego nieprawid\u0142owego u\u0142o\u017cenia. Dodaje to kolejne 10 do 20 procent do ca\u0142kowitego zakresu wykrywania usterek, zapewniaj\u0105c warstw\u0119 weryfikacji bezkontaktowej dla cz\u0119\u015bci, kt\u00f3rych skanowanie graniczne nie jest w stanie zobaczy\u0107.<\/p>\n\n\n
Pozosta\u0142a luka i jak Lean Functional Test j\u0105 zamyka<\/h3>\n\n\n
Po\u0142\u0105czenie boundary scan i testowania bez wektor\u00f3w wci\u0105\u017c pozostawia luk\u0119 w walidacji funkcjonalnej i wydajno\u015bci analogowej. Element mo\u017ce by\u0107 obecny i pod\u0142\u0105czony poprawnie, ale wci\u0105\u017c mo\u017ce nie dzia\u0142a\u0107 zgodnie z specyfikacj\u0105. Zasilacz mo\u017ce dostarcza\u0107 napi\u0119cie, ale z nadmiernym ripples. Tak dzia\u0142a lean funkcjonalny test obwodu (FCT). W odr\u00f3\u017cnieniu od pe\u0142nego zestawu ICT, lean FCT weryfikuje, czy p\u0142ytka wykonuje zamierzon\u0105 funkcj\u0119 w realistycznych warunkach. Zastosowuje zasilanie, pobudza wej\u015bcia i mierzy wyj\u015bcia. Dla sterownika silnika mo\u017ce to oznacza\u0107 weryfikacj\u0119 generacji sygna\u0142u PWM; dla p\u0142ytki komunikacyjnej \u2013 sprawdzenie bezb\u0142\u0119dnej transmisji danych. Test funkcjonalny uzupe\u0142nia testy strukturalne, wykrywaj\u0105c usterki, kt\u00f3rych inne metody nie widz\u0105.<\/p>\n\n\n\n
Po\u0142\u0105czenie tych trzech metod zwykle osi\u0105ga od 85 do 95 procent pokrycia usterek. To nie jest 100 procent, ale r\u00f3wnie\u017c ICT w praktyce nie jest. Ze wzgl\u0119du na ograniczenia punkt\u00f3w testowych i zu\u017cycie sond, rzeczywiste pokrycie ICT cz\u0119sto nie osi\u0105ga swojego teoretycznego maksimum. R\u00f3\u017cnica w pokryciu jest znacznie mniejsza od kary w kosztach i czasie realizacji.<\/p>\n\n\n
Zaleta p\u0119tli debugowania<\/h2>\n\n\n
Pokrycie test\u00f3w to tylko po\u0142owa warto\u015bci; druga to szybko\u015b\u0107 i precyzja izolacji usterki. Test, kt\u00f3ry wykryje usterk\u0119, ale dostarcza mglistych diagnoz, wyd\u0142u\u017ca czas i zwi\u0119ksza koszty poszukiwania przyczyny \u017ar\u00f3d\u0142owej.<\/p>\n\n\n\n
Podczas gdy ICT \u015bwietnie sygnalizuje usterki, jego diagnostyka mo\u017ce by\u0107 irytuj\u0105co niejasna. Tester mo\u017ce zg\u0142osi\u0107, \u017ce w\u0119ze\u0142 47 jest zwarcie do masy, ale nie wyja\u015bnia dlaczego lub gdzie. Technik musi prze\u015bledzi\u0107 schemat, zlokalizowa\u0107 sie\u0107 i wizualnie sprawdzi\u0107 obszar\u2014proces, kt\u00f3ry mo\u017ce zaj\u0105\u0107 godziny na g\u0119stej, wielowarstwowej p\u0142ytce.<\/p>\n\n\n\n
Diagnostyka skanowania granicznego jest zasadniczo inna. Poniewa\u017c \u0142a\u0144cuch skanu jest osadzony w komponentach, test izoluje usterki do konkretnych pin\u00f3w i urz\u0105dze\u0144. Zwarcie mi\u0119dzy dwoma sieciami jest identyfikowane na podstawie dok\u0142adnych pin\u00f3w urz\u0105dzenia, zaw\u0119\u017caj\u0105c zakres poszukiwa\u0144 do kilku milimetr\u00f3w kwadratowych. Otwarcia s\u0105 wykrywane mi\u0119dzy okre\u015blonymi parami sterownik\u00f3w i odbiornik\u00f3w. Wynik diagnostyczny to nie kod b\u0142\u0119du. To mapowanie. Ta precyzja oznacza, \u017ce usterka, kt\u00f3r\u0105 mo\u017cna naprawi\u0107 w ci\u0105gu godziny za pomoc\u0105 danych ICT, cz\u0119sto mo\u017ce zosta\u0107 rozwi\u0105zana w 10 do 20 minut dzi\u0119ki skanowaniu granicznemu. Dla produkcji 100 jednostek z typowym wska\u017anikiem defekt\u00f3w, \u0142\u0105czny czas oszcz\u0119dno\u015bci na debugowaniu mo\u017ce przekroczy\u0107 10 godzin.<\/p>\n\n\n
Czas realizacji i elastyczno\u015b\u0107: ukryta warto\u015b\u0107<\/h2>\n\n\n
Ekonomiczny argument przeciwko ICT przy niskich nak\u0142adach jest przekonuj\u0105cy, ale kara za czas realizacji jest r\u00f3wnie znacz\u0105ca. Proces in\u017cynieryjny przy u\u017cyciu urz\u0105dzenia od dw\u00f3ch do czterech tygodni narzuca obowi\u0105zkowe op\u00f3\u017anienie mi\u0119dzy zamro\u017ceniem projektu a gotowo\u015bci\u0105 do testowania. Dla wprowadzenia nowego produktu, gdzie czas wprowadzenia na rynek jest krytyczny, to op\u00f3\u017anienie cz\u0119sto jest nie do przyj\u0119cia.<\/p>\n\n\n\n
Skanowanie graniczne i testowanie bez wektor\u00f3w eliminuj\u0105 to oczekiwanie. Konfiguracja testu mo\u017ce by\u0107 ustawiona w godzinach lub dniach, a nie tygodniach, umo\u017cliwiaj\u0105c przej\u015bcie p\u0142ytek od monta\u017cu do testu do wysy\u0142ki w ci\u0105g\u0142ym przep\u0142ywie. Ta elastyczno\u015b\u0107 jest kluczowa przy iteracyjnym procesie projektowania. Wczesne uruchomienie prototypu mo\u017ce ujawni\u0107 problemy wymagaj\u0105ce zmian w uk\u0142adzie p\u0142ytki. Przy ICT ka\u017cda rewizja wymaga nowego lub przerobionego urz\u0105dzenia, co wi\u0105\u017ce si\u0119 z kosztami i czasem realizacji od nowa. Wzorce testowe skanowania granicznego generowane z netlisty aktualizuj\u0105 si\u0119 automatycznie wraz z projektem. Tworzy to strategi\u0119 testow\u0105 wspieraj\u0105c\u0105 iteracyjny rozw\u00f3j, a nie karz\u0105c\u0105 za niego.<\/p>\n\n\n
Kiedy nadal wybiera\u0107 ICT<\/h2>\n\n\n
Ale argument przeciwko niskonak\u0142adowym ICT nie jest absolutny. Niekt\u00f3re projekty i konteksty produkcyjne nadal uzasadniaj\u0105 inwestycj\u0119.<\/p>\n\n\n\n
P\u0142yty z wysokiej g\u0119sto\u015bci analogowymi lub RF sekcjami s\u0105 z\u0142ymi kandydatami do strategii opartej wy\u0142\u0105cznie na urz\u0105dzeniu. Komponenty analogowe nie maj\u0105 logiki skanowania granicznego, a kluczowe parametry wydajno\u015bci, takie jak wzmocnienie czy szum fazowy, nie mog\u0105 by\u0107 weryfikowane strukturalnie. Je\u015bli obwody analogowe lub RF stanowi\u0105 ponad 40 procent funkcjonalno\u015bci p\u0142yty, argument za ICT znacznie si\u0119 wzmacnia.<\/p>\n\n\n\n
Przemys\u0142y podlegaj\u0105ce przepisom, takie jak medyczny, kosmiczny i motoryzacyjny, cz\u0119sto funkcjonuj\u0105 w ramach regulacji nak\u0142adaj\u0105cych okre\u015blon\u0105 ochron\u0119 testow\u0105 lub metody. Je\u015bli obowi\u0105zuj\u0105cy standard wymaga testowania w uk\u0142adzie lub r\u00f3wnowa\u017cnego dost\u0119pu na poziomie w\u0119z\u0142\u00f3w, alternatywne strategie mog\u0105 nie wystarczy\u0107. W tym przypadku koszt ICT jest nieod\u0142\u0105cznym kosztem wej\u015bcia na rynek.<\/p>\n\n\n\n
Ostatecznie, jasna i zaanga\u017cowana droga do produkcji wysokiego wolumenu zmienia rachub\u0119. Je\u015bli pocz\u0105tkowa seria 150 jednostek ma si\u0119 rozwin\u0105\u0107 do 1000 jednostek w ci\u0105gu sze\u015bciu miesi\u0119cy, koszt urz\u0105dzenia rozk\u0142ada si\u0119 na ca\u0142kowity przewidywany wolumen. To wymaga du\u017cej pewno\u015bci co do prognozy i stabilnego projektu, ale mo\u017ce sprawi\u0107, \u017ce pocz\u0105tkowa inwestycja b\u0119dzie op\u0142acalna.<\/p>\n\n\n
Budowa alternatywnej strategii testowania<\/h2>\n\n\n
Zast\u0105pienie ICT nie jest prost\u0105 zamian\u0105; to rekonfiguracja architektury testu w warstwow\u0105 strategi\u0119, w kt\u00f3rej ka\u017cda warstwa wychwytuje usterki, kt\u00f3re mog\u0142yby przegapi\u0107 inne.<\/p>\n\n\n
\nSkuteczna alternatywa dla ICT wykorzystuje warstwow\u0105 strategi\u0119: najpierw skanowanie graniczne, potem testowanie bez wektor\u00f3w, a na ko\u0144cu skoncentrowany test funkcjonalny.<\/figcaption><\/figure>\n<\/div>\n\n\n
Proces powinien by\u0107 sekwencyjny. Pierwsza warstwa to skanowanie graniczne, kt\u00f3re szybko dzia\u0142a na wszystkich zgodnych urz\u0105dzeniach, aby wychwyci\u0107 usterki po\u0142\u0105cze\u0144 na cyfrowych cz\u0119\u015bciach p\u0142yty. P\u0142yty, kt\u00f3re zawiod\u0105, s\u0105 oznaczane do natychmiastowego przerobienia, co zapobiega katastrofalnym awariom podczas p\u00f3\u017aniejszego zasilania. Druga warstwa to testowanie bez wektor\u00f3w, kt\u00f3re dzia\u0142a na ca\u0142ej p\u0142ycie, aby wykry\u0107 brakuj\u0105ce lub nieprawid\u0142owe elementy pasywne, zwarcia grube i b\u0142\u0119dy polaryzacji. Pokrywa komponenty i sieci niewidoczne dla \u0142a\u0144cucha skanowania.<\/p>\n\n\n\n
Trzecia i ostatnia warstwa to skoncentrowany test funkcjonalny. Po odfiltrowaniu usterek strukturalnych p\u0142yta jest zasilana, aby zweryfikowa\u0107 krytyczne funkcje w realistycznych warunkach operacyjnych. Zakres jest dostosowany do celu p\u0142yty \u2014 weryfikacji dok\u0142adno\u015bci ADC na p\u0142ycie do akwizycji danych lub regulacji obci\u0105\u017cenia na zasilaczu. Ta sekwencja zapewnia, \u017ce katastrofalne usterki s\u0105 wykrywane wcze\u015bnie i bez uszkodze\u0144, minimalizuj\u0105c czas debugowania trudnych awarii funkcjonalnych.<\/p>\n\n\n\n
Dla p\u0142yt z hybrydow\u0105 z\u0142o\u017cono\u015bci\u0105 \u2014 na przyk\u0142ad g\u0119stym rdzeniem cyfrowym otoczonym analogowym uszeregowaniem sygna\u0142\u00f3w \u2014 mo\u017ce by\u0107 najbardziej odpowiednia strategia hybrydowa. Cz\u0119\u015bciowy uk\u0142ad ICT mo\u017cna zaprojektowa\u0107 do sondowania tylko krytycznego odcinka analogowego, pozostawiaj\u0105c cyfrow\u0105 cz\u0119\u015b\u0107 do skanowania granicznego. Ekonomia cz\u0119\u015bciowego urz\u0105dzenia jest bardziej korzystna, obni\u017caj\u0105c koszty i czas realizacji, jednocze\u015bnie zapewniaj\u0105c konieczne pokrycie ca\u0142ego projektu.<\/p>","protected":false},"excerpt":{"rendered":"
Podczas gdy pe\u0142ne testowanie na obwodzie (ICT) jest z\u0142otym standardem dla produkcji na du\u017c\u0105 skal\u0119, jego wysokie koszty mocowania i d\u0142ugi czas realizacji s\u0105 nie do przyj\u0119cia przy niskich nak\u0142adach. Dla produkcji poni\u017cej 300 sztuk, bardziej inteligentna strategia \u0142\u0105czy boundary scan, testowanie bez wektor\u00f3w i testy funkcjonalne, aby osi\u0105gn\u0105\u0107 doskona\u0142e pokrycie b\u0142\u0119d\u00f3w bez ekonomicznego i logistycznego obci\u0105\u017cenia niestandardowych mocowa\u0144, umo\u017cliwiaj\u0105c szybsz\u0105 i bardziej elastyczn\u0105 produkcj\u0119.<\/p>","protected":false},"author":1,"featured_media":9833,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"article_term":"","article_term_alternate":"","article_term_def":"","article_hook":"","auto_links":"","article_topic":"","article_fact_check":"","mt_social_share":"","mt_content_meta":"","mt_glossary_display":"","glossary_heading":"","glossary":"","glossary_alter":"","glossary_def":"","article_task":"Test coverage that pays back: boundary scan plus vectorless over full ICT for low runs","footnotes":""},"categories":[12],"tags":[],"class_list":["post-9834","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-blog"],"_links":{"self":[{"href":"https:\/\/www.besterpcba.com\/pl\/wp-json\/wp\/v2\/posts\/9834","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/www.besterpcba.com\/pl\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/www.besterpcba.com\/pl\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/www.besterpcba.com\/pl\/wp-json\/wp\/v2\/users\/1"}],"replies":[{"embeddable":true,"href":"https:\/\/www.besterpcba.com\/pl\/wp-json\/wp\/v2\/comments?post=9834"}],"version-history":[{"count":1,"href":"https:\/\/www.besterpcba.com\/pl\/wp-json\/wp\/v2\/posts\/9834\/revisions"}],"predecessor-version":[{"id":9839,"href":"https:\/\/www.besterpcba.com\/pl\/wp-json\/wp\/v2\/posts\/9834\/revisions\/9839"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/www.besterpcba.com\/pl\/wp-json\/wp\/v2\/media\/9833"}],"wp:attachment":[{"href":"https:\/\/www.besterpcba.com\/pl\/wp-json\/wp\/v2\/media?parent=9834"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/www.besterpcba.com\/pl\/wp-json\/wp\/v2\/categories?post=9834"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/www.besterpcba.com\/pl\/wp-json\/wp\/v2\/tags?post=9834"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}
![\"Szczeg\u00f3\u0142owe](\"https:\/\/www.besterpcba.com\/wp-content\/uploads\/2025\/11\/ict_fixture_close_up.jpg\" "\\"Mechaniczna")
![\"Technik](\"https:\/\/www.besterpcba.com\/wp-content\/uploads\/2025\/11\/boundary_scan_test_setup.jpg\" "\\"Zwinne,")
![\"Nowoczesne](\"https:\/\/www.besterpcba.com\/wp-content\/uploads\/2025\/11\/layered_testing_workflow.jpg\" "\\"Sekwencyjny")