อะไรคือ Boundary Scan

การสแกนขอบเขตเป็นเทคโนโลยีการทดสอบที่เกี่ยวข้องกับการเพิ่มเซลล์พิเศษในสายไฟจากซิลิคอนไปยังพินภายนอก ซึ่งช่วยให้สามารถตรวจสอบการทำงานของทั้งชิปและบอร์ดได้ ในทางกลับกัน JTAG เป็นคำย่อของ Joint Test Action Group ซึ่งหมายถึงอินเทอร์เฟซหรือพอร์ตเข้าถึงการทดสอบที่ใช้สำหรับการสื่อสาร

ลงทะเบียนการสแกนขอบเขตมีวัตถุประสงค์เพื่อจับข้อมูลในเซลล์สแกนขอบเขต ซึ่งเกี่ยวข้องกับการตรวจสอบพินอินพุต ข้อมูลนี้สามารถสแกนออกจากอุปกรณ์ผ่านพิน TDO เพื่อการตรวจสอบ และยังสามารถสแกนเข้าอุปกรณ์ผ่านพิน TDI ได้ ด้วยวิธีนี้ ผู้ทดสอบสามารถตรวจสอบข้อมูลบนพินเอาต์พุตของอุปกรณ์ได้

JTAG ซึ่งย่อมาจาก Joint Test Action Group เป็นมาตรฐานอุตสาหกรรมที่ใช้สำหรับการตรวจสอบการออกแบบและทดสอบแผงวงจรพิมพ์หลังจากที่ผลิตเสร็จแล้ว เป็นเครื่องมือที่เสริมการจำลองดิจิทัลและดำเนินมาตรฐานสำหรับเครื่องมือวัดบนชิปในกระบวนการออกแบบอิเล็กทรอนิกส์อัตโนมัติ (EDA)

ข้อมูลขอบเขตหมายถึงชุดของค่าข้อมูลทดสอบที่ตั้งอยู่ที่ขอบเขตของช่วงที่กำหนด ค่าดังกล่าวแสดงถึงขีดสูงสุดและต่ำสุดของสิ่งที่คาดหวังและควรยอมรับ ในทางตรงกันข้าม ค่าที่อยู่นอกขอบเขตเหล่านี้ ไม่ว่าจะก่อนหรือเกินขอบเขต ควรได้รับการปฏิเสธ

สถาปัตยกรรมการทดสอบ JTAG/boundary-scan ถูกออกแบบมาในตอนแรกเพื่อทดสอบการเชื่อมต่อระหว่างวงจรรวม (ICs) บนแผงวงจรพิมพ์ (PCB) โดยไม่จำเป็นต้องใช้หัววัดทดสอบทางกายภาพ ซึ่งทำได้โดยการแนบเซลล์ boundary-scan ซึ่งสร้างขึ้นโดยใช้วงจรมัลติพลิเคเตอร์และ latch ไปยังแต่ละขาในอุปกรณ์

การใช้ JTAG สำหรับการดึงข้อมูลเฟิร์มแวร์ให้ประโยชน์มากมาย อันดับแรก JTAG เป็นโปรโตคอลที่เป็นที่ยอมรับและใช้งานอย่างแพร่หลาย ซึ่งหมายความว่ามีเครื่องมือและทรัพยากรจำนวนมากที่สามารถเข้าถึงได้ สำหรับการใช้งานของมัน ประการที่สอง JTAG ช่วยให้สามารถเข้าถึงหน่วยความจำของอุปกรณ์โดยตรง โดยไม่จำเป็นต้องใช้ซอฟต์แวร์หรือฟังก์ชันเฟิร์มแวร์ใด ๆ

เวอร์ชัน ISO โดยพื้นฐานแล้วเหมือนกับเวอร์ชัน RGH/JTAG แต่เป็นในรูปแบบที่แตกต่างกัน ไฟล์ ISO ประกอบด้วยไฟล์เกม ในขณะที่เวอร์ชัน RGH/JTAG อยู่ในรูปแบบที่แตกต่างกัน เมื่อวานนี้ Noobert กำลังทดลองบีบอัดไฟล์ให้มีขนาดเล็กลงในรูปแบบที่เล็กลง

สถาปัตยกรรมการสแกนขอบเขตเป็นวิธีทดสอบมาตรฐานที่กำหนดเทคนิคและโครงสร้างสำหรับการแก้ปัญหาอุปกรณ์ฮาร์ดแวร์เช่นแผ่นวงจรพิมพ์ (PCBs) และวงจรรวม วิธีนี้มีประโยชน์อย่างยิ่งสำหรับการทดสอบ PCB ที่ซับซ้อนและแน่นหนา เนื่องจากเครื่องทดสอบในวงจรแบบดั้งเดิมอาจไม่สามารถทำงานได้ดีเท่าที่ควรในกรณีเหล่านี้

ตัวควบคุม JTAG TAP ตามมาตรฐาน IEEE-1149.1 เป็นเครื่องจักรสถานะสิ้นสุด 16 สถานะ ซึ่งควบคุมโดยสัญญาณนาฬิกาทดสอบ (TCK) และตัวเลือกโหมดทดสอบ (TMS) การเปลี่ยนสถานะของตัวควบคุม TAP ถูกกำหนดโดยสถานะของ TMS ในขณะยกขึ้นของ TCK

โปรโตคอล JTAG ซึ่งรู้จักกันในชื่อ IEEE 1149.1 ได้รับการพัฒนาขึ้นในตอนแรกเพื่อทำให้การทดสอบการเชื่อมต่อของ PCB ในกระบวนการผลิตเป็นไปอย่างราบรื่นขึ้น

JTAG เป็นอินเทอร์เฟซฮาร์ดแวร์ที่ถูกสร้างขึ้นโดยกลุ่มทดสอบร่วม (Joint Test Access Group) ในช่วงทศวรรษ 1980 เพื่อเอาชนะความยากลำบากทางเทคนิคและข้อจำกัดในการทดสอบการเชื่อมต่อบนแผ่นวงจรพิมพ์ (PCB) ที่ซับซ้อนและมีขนาดกะทัดรัดมากขึ้น