वॉयडिंग की थर्मल वास्तविकता: क्यों IPC पास/फेल पावर के लिए पर्याप्त नहीं है

उच्च विश्वसनीयता विनिर्माण में, हरे चेकमार्क में एक खतरनाक आराम होता है। एक बैच भारी-तांबे के बोर्डों का जो एक EV ट्रैक्शन इन्वर्टर के लिए हैं, लाइन से निकलता है, ऑटोमेटेड एक्स-रे इंस्पेक्शन (AXI) पास करता है, और ग्राहक को भेजा जाता है। कागजी कार्रवाई बिल्कुल साफ-सुथरी होती है। IPC-A-610 क्लास 3 आवश्यकताएं—जो अक्सर स्वर्ण मानक के रूप में मानी जाती हैं—पूरी हो चुकी हैं। फिर भी, तीन महीने बाद, वही बोर्ड फील्ड में फेल हो जाते हैं, थर्मल साइकलिंग के कारण क्योंकि पावर FET डेलैमिनेट हो रहे होते हैं। यहाँ असंगति मशीन की माप में विफलता नहीं है। यह मानक की भौतिकी को ध्यान में न रखने की विफलता है। एक बोर्ड जो कानूनी रूप से सुरक्षित है, वह फिर भी भौतिक रूप से नष्ट हो सकता है।

समस्या अक्सर इस बात में होती है कि हम पावर कंपोनेंट्स के लिए “अच्छे” सोल्डर जॉइंट को कैसे परिभाषित करते हैं। मानक निरीक्षण एल्गोरिदम कुल void प्रतिशत पर बहुत ध्यान केंद्रित करते हैं—सोल्डर में फंसे गैस की मात्रा की गणना कुल पैड क्षेत्र के सापेक्ष। यदि स्पेक 25% voiding की अनुमति देता है और मशीन 18% मापती है, तो बोर्ड पास हो जाता है। लेकिन थर्मोडायनामिक्स प्रतिशत अंकों के साथ समझौता नहीं करता। हमने फील्ड रिटर्न का विश्लेषण किया है जहाँ वह “स्वीकार्य” 18% voiding यादृच्छिक रूप से फैली नहीं थी; यह सीधे सिलिकॉन डाई के हॉट स्पॉट के नीचे जमा थी, जो एक आदर्श थर्मल इंसुलेटर के रूप में कार्य कर रही थी। गर्मी, void के माध्यम से नहीं जा सकी, जिससे जंक्शन तापमान (Tj) सुरक्षित संचालन क्षेत्र से बहुत ऊपर चला गया। प्रतिशत ठीक था, लेकिन स्थान घातक था।

फ्लैट अर्थ समस्या: क्यों 2D एक्स-रे मुद्दे को समझने में चूक जाता है

ये दोष मुख्य रूप से इसलिए छूट जाते हैं क्योंकि उन्हें ग्रेड करने के लिए उपयोग किए जाने वाले उपकरण। कई कॉन्ट्रैक्ट निर्माता अभी भी मानक 2D ट्रांसमिशन एक्स-रे सिस्टम पर निर्भर हैं। ये मशीनें बोर्ड की पूरी मोटाई में एक्स-रे प्रोजेक्ट करती हैं और डिटेक्टर पर परिणामी छाया कैप्चर करती हैं। सरल रेसिस्टर पर शॉर्ट्स की जांच के लिए यह पर्याप्त हो सकता है, लेकिन यह दृष्टिकोण एक जटिल पावर असेंबली की दुनिया को एक ही तल में समतल कर देता है। डबल-साइडेड बोर्ड पर, नीचे के कंपोनेंट ऊपर की छवि में हस्तक्षेप करते हैं, जिससे एक शोरयुक्त, अस्पष्ट चित्र बनता है जिसे एल्गोरिदम समझने में संघर्ष करते हैं।

समस्या तब और बढ़ जाती है जब BGAs या BTCs (बॉटम टर्मिनेशन कंपोनेंट्स) से निपटना होता है जहाँ जॉइंट की ऊर्ध्वाधर संरचना महत्वपूर्ण होती है। 2D छवि में, void एक हल्के धब्बे के रूप में दिखाई देता है, लेकिन छवि यह नहीं बता सकती कि कहाँ वह void ऊर्ध्वाधर रूप से स्थित है। क्या यह सोल्डर के बल्क में एक हानिरहित बुलबुला है, या यह एक “प्लानर void” है जो मूल रूप से कंपोनेंट इंटरफेस को डिस्कनेक्ट कर रहा है? हमने ऐसे मामले देखे हैं जिन्हें “अपर्याप्त सोल्डर” के रूप में गलत निदान किया गया था जहाँ voiding पूरी तरह से इंटरमेटालिक इंटरफेस पर केंद्रित था, जिससे एक कमजोर यांत्रिक बंधन और थर्मल बॉटलनेक बनता था। लेमिनोग्राफी या कम्प्यूटेड टोमोग्राफी (CT) जैसी 3D क्षमताओं के बिना डेटा को परतों में काटना संभव नहीं है, निरीक्षक थर्मल पथ की अखंडता का अनुमान ही लगा रहा होता है। आप उस चीज़ को ग्रेड नहीं कर सकते जिसे आप तीन आयामों में नहीं देख सकते।

थर्मल टोपोलॉजी: स्थान प्रतिशत से अधिक महत्वपूर्ण है

जब लक्ष्य गर्मी का अपव्यय होता है, तो void टोपोलॉजी कुल मात्रा से कहीं अधिक महत्वपूर्ण होती है। थर्मल पथ को गर्मी के लिए एक हाईवे के रूप में सोचें, जो डाई से शुरू होकर डाई अटैच, लीडफ्रेम, सोल्डर जॉइंट, और अंत में PCB थर्मल पैड और वायस के माध्यम से गुजरता है। एक void एक रोडब्लॉक है। यदि आपके पास D2PAK थर्मल पैड के परिधि के चारों ओर दस छोटे voids बिखरे हुए हैं, तो “हाईवे” केंद्र में अभी भी खुला है, और गर्मी स्रोत से कुशलता से बहती है। यह स्थिति तकनीकी रूप से 15% voiding के रूप में दर्ज हो सकती है। इसके विपरीत, डाई के ठीक नीचे केंद्रित एक बड़ा void केवल 8% कुल voiding के रूप में दर्ज हो सकता है, लेकिन यह गर्मी प्रवाह के प्राथमिक मुख्य मार्ग को अवरुद्ध करता है।

यह भेद उच्च-शक्ति घनत्व वाले भागों जैसे IGBTs या उच्च-प्रकाशमान LEDs के लिए महत्वपूर्ण है। एक विश्लेषण में, जो स्ट्रीटलाइट्स समय से पहले फेल हो रही थीं, ड्राइवर बोर्डों ने voiding स्तर दिखाए जो तकनीकी रूप से मानक निरीक्षण मानदंडों को पार कर रहे थे। हालांकि, थर्मल इमेजिंग ने जंक्शन तापमान को डिजाइन सीमा से 30°C अधिक बढ़ते हुए दिखाया। voids “स्विस चीज़” की तरह काम कर रहे थे, सबसे खराब व्यवस्था में, जो जॉइंट की थर्मल इम्पीडेंस ($R_{th}$) बढ़ा रहे थे। निश्चित रूप से, सोल्डर जॉइंट केवल श्रृंखला का एक लिंक है; यदि बाहरी हीटसिंक सतह सपाट नहीं है या थर्मल इंटरफेस मैटेरियल (TIM) खराब तरीके से लगाया गया है, तो एक परफेक्ट सोल्डर जॉइंट बोर्ड को बचा नहीं पाएगा। लेकिन PCBA प्रक्रिया इंजीनियर के रूप में, सोल्डर इंटरफेस वह चर है जिसे हम नियंत्रित करते हैं। एक सतत थर्मल पथ सुनिश्चित करना ही एकमात्र मेट्रिक है जो मायने रखता है।

एक बेहतर ग्रेडिंग हीयूरिस्टिक

“चेकबॉक्स” मानसिकता से आगे बढ़ने के लिए एक ग्रेडिंग रणनीति की आवश्यकता होती है जो सरल void सीमाओं के बजाय थर्मल निरंतरता पर आधारित हो। Bester PCBA सलाह देता है कि एकल प्रतिशत संख्या पर आधारित द्विआधारी “पास/फेल” छोड़कर पावर पैड्स के लिए ज़ोन-आधारित ग्रेडिंग मानदंड अपनाए जाएं। इसमें एक “महत्वपूर्ण क्षेत्र” को परिभाषित करना शामिल है—आमतौर पर थर्मल पैड का केंद्र 50% जहाँ डाई स्थित होता है—और उस विशिष्ट क्षेत्र पर बहुत सख्त voiding सीमाएं लागू करना, जबकि परिधि पर ढीली सहनशीलता की अनुमति देना।

यह दृष्टिकोण AXI उपकरणों के अधिक परिष्कृत प्रोग्रामिंग की मांग करता है, लेकिन यह निरीक्षण मानदंडों को भौतिक वास्तविकता के साथ संरेखित करता है। हम “इंटरफेशियल संपर्क क्षेत्र” की तलाश करते हैं—गर्मी स्रोत के ठीक नीचे गारंटीकृत सोल्डर कनेक्शन की मात्रा। हर डिजाइन पर लागू होने वाला कोई जादुई नंबर नहीं है; एक कम-शक्ति लॉजिक चिप 40% voiding के साथ जीवित रह सकता है, जबकि एक GaN पावर ट्रांजिस्टर 10% पर फेल हो सकता है यदि वह गलत स्थान पर हो। ग्रेडिंग को संदर्भ-सचेत होना चाहिए। यदि एल्गोरिदम को इस स्तर की सूक्ष्मता के लिए ट्यून नहीं किया जा सकता, तो “ग्रे क्षेत्र” परिणाम—जो तकनीकी रूप से पास हैं लेकिन संदिग्ध दिखते हैं—को उस तकनीशियन द्वारा मैनुअल समीक्षा के लिए चिह्नित किया जाना चाहिए जो थर्मल पथ को समझता है, बजाय इसके कि उन्हें ऑटो-पास कर दिया जाए।

स्रोत पर रोकथाम

void को ग्रेड करने का सबसे अच्छा तरीका है कि उसे पहले से बनने से रोका जाए। थर्मल पैड्स पर उच्च void गिनती शायद ही कभी यादृच्छिक दुर्घटनाएं होती हैं; वे आमतौर पर प्रक्रिया या डिजाइन उल्लंघन का संकेत होती हैं। सबसे आम दोषी स्टेंसिल डिजाइन है। QFN थर्मल पैड के लिए एक बड़ा, खुला एपर्चर बहुत अधिक पेस्ट प्रिंट करने की अनुमति देता है, जो फिर रिफ्लो के दौरान गैस छोड़ता है। यदि उस गैस के निकलने का कोई रास्ता नहीं है, तो यह एक विशाल void बनाता है। मानक समाधान है एपर्चर को “विंडो-पेनिंग” करना—बड़े वर्ग को छोटे वर्गों में तोड़ना जिनके बीच गैप होते हैं—ताकि वाष्पशील पदार्थों के निकलने के लिए चैनल बन सकें।

खाली पीसीबी का डिज़ाइन भी उतना ही महत्वपूर्ण होता है। हम अक्सर डिजाइनरों को थर्मल पैड के अंदर खुले, बिना भरे हुए वायस रखने के लिए देखते हैं। रिफ्लो के दौरान, गुरुत्वाकर्षण और कैपिलरी क्रिया गर्म सोल्डर को इन छिद्रों में नीचे खींचती है—जिसे सोल्डर विकिंग कहा जाता है—जिससे घटक अपर्याप्त सोल्डर पर तैरता रहता है। इससे बड़े पैमाने पर खालीपन और खराब कनेक्शन होता है। यदि पैड में थर्मल वायस की आवश्यकता है, तो उन्हें पीछे की तरफ टेंट किया जाना चाहिए या प्लग और कैप किया जाना चाहिए ताकि सोल्डर की चोरी रोकी जा सके। कोई भी एक्स-रे ग्रेडिंग उस बोर्ड को ठीक नहीं कर सकती जहाँ सोल्डर भौतिक रूप से निकल चुका हो।

निर्णय

विश्वसनीयता कोई प्रमाणपत्र नहीं है जिसे आप दीवार पर लटकाते हैं। यह एक उपकरण की अपनी परिचालन पर्यावरण में जीवित रहने की भौतिक क्षमता है। IPC क्लास 2 या 3 के खालीपन सीमाओं का सख्ती से पालन एक कानूनी सुरक्षा प्रदान करता है, लेकिन यह थर्मोडायनामिक्स के नियमों को नहीं बदलता। पावर इलेक्ट्रॉनिक्स के लिए, मानक ग्रेडिंग मानदंड अक्सर अपर्याप्त होते हैं। "कुल खाली प्रतिशत" से ध्यान "थर्मल पथ अखंडता" की ओर स्थानांतरित करके, और 3D निरीक्षण उपकरणों का उपयोग करके जो संयुक्त की वास्तविक संरचना को प्रकट करते हैं, हम उन बोर्डों को भेजना बंद कर सकते हैं जो जलने के लिए नियत हैं। अधिक कठोर निरीक्षण की लागत हमेशा रिकॉल की लागत से कम होती है।