De Thermische Leugen: Waarom Uw Void Criteria Uw Hardware Laten Falen

Er is een wijdverbreid bijgeloof in de productie van vermogenselektronica dat een mooie röntgenfoto gelijkstelt aan een betrouwbaar onderdeel. Je ziet het op productielijnen van Shenzhen tot Guadalajara: een kwaliteitsmanager die een partij QFNs vasthoudt omdat het percentage voiding 28% bereikte in plaats van de willekeurige 25% die door IPC-A-610 wordt voorgeschreven. Ondertussen stopt de lijn, worden de “slechte” printplaten afgekeurd of herwerkt, en geeft iedereen zichzelf een schouderklopje voor het opsporen van een defect.

Dat is geen betrouwbaarheidsengineering. Het is een schoonheidswedstrijd.

De natuurkunde geeft niets om je grijswaarden-drempels. De natuurkunde geeft alleen om het thermische pad van de junctie naar de omgeving. Als je het percentage voiding belangrijker vindt dan de locatie van de voids, dan keur je waarschijnlijk goede hardware af terwijl gevaarlijke onderdelen ongemerkt door de controle glippen.

Het probleem is dat we vakmanschapsnormen—die uitstekend zijn om te bepalen of een proces afwijkt—hebben toegelaten om zich voor te doen als betrouwbaarheidsfysica. Een norm zoals IPC-A-610 Klasse 3 is een binaire pass/fail maatstaf ontworpen voor contractgeschillen en visuele consistentie, niet om te voorspellen of een MOSFET een tienjarige duty cycle in een automotive tractie-omvormer zal overleven.

Wanneer je een 25% void-limiet behandelt als een harde grens voor thermisch falen, negeer je het concept van het “Thermisch Budget.” Een onderdeel met 30% voiding kan een Junction-to-Case thermische weerstand (Rth-jc) hebben die statistisch identiek is aan een onderdeel met 10% voiding, volledig afhankelijk van waar die voids zich bevinden. We moeten stoppen met het controleren van schaduwen en beginnen met het ontwerpen van de warmtegeleiding.

Geografie boven geometrie

Warmte stroomt als water, neemt het pad van de minste weerstand, en stroomt niet uniform over het hele die attach-paddle.

Neem een krachtige 5×6 PowerQFN. Bij testen kun je een unit tegenkomen met enorme voiding—tot 45%—veroorzaakt door agressieve flux-uitgassing. Voor het blote oog van een röntgenapparaat lijkt het een ramp, een Zwitserse kaas van soldeer die direct zou moeten verbranden. Maar als je die voids in kaart brengt, zie je vaak dat het “champagnebubbels” zijn die volledig rond de rand van het pad zijn gegroepeerd, gedreven door natmakingskrachten tijdens het reflowen. Het midden van het pad, direct onder het actieve heet punt van de siliciumchip, is solide.

Wanneer je dit “mislukte” onderdeel test op een dynodebank met een thermokoppel of een transient thermische tester, is het resultaat vaak schokkend: de stijging van de junctietemperatuur (Tj) ligt binnen 2°C van een “perfecte” controle-unit. De warmte die in het midden van de chip wordt gegenereerd, heeft een directe, ononderbroken koperen weg naar het leadframe. De perifere voids zijn thermisch irrelevant omdat de warmte nooit door die randen hoefde te reizen om te ontsnappen.

Omgekeerd kun je een onderdeel hebben met slechts 8% totale voiding—een “doorhaling” volgens elke norm—waar die ene void een grote bubbel is die direct onder het heet punt van de chip is gevangen. Die lokale isolatie creëert een enorme thermische bottleneck, wat leidt tot stroomconcentratie en een snelle piek in Tj die geen enkele datasheetmarge kan opvangen. Het percentage is laag, maar het betrouwbaarheidsrisico is kritiek.

Hier faalt de industrie’s obsessie met simpele cijfers. De relatie tussen void-percentage en thermische weerstand is niet lineair; het is geometrisch en sterk afhankelijk van de specifieke pakketarchitectuur (bijv. LFPAK versus D2PAK).

Het is verleidelijk om te zoeken naar een magische oplossing zoals zilver sinteren om dit op te lossen, in de veronderstelling dat een dichtere, vrij van holtes materiaal het probleem zal verhelpen. Maar hoewel sinteren een hogere thermische geleidbaarheid biedt, brengt het zijn eigen problemen met zich mee, vooral rond interface delaminatie bij grote oppervlaktedies. Als je materialen wisselt zonder de geografie van je warmteflux te begrijpen, ruil je gewoon de ene faalmodus in voor een duurdere.

De Zero-Void Paradox

Er is een donkere kant aan het nastreven van de “perfecte” soldeerverbinding, een die teams vaak overvalt die te maken hebben met zware thermische cycli (-40°C tot 125°C).

Ik heb veldretouren geanalyseerd van hoogbetrouwbare tractiemodules waarbij de röntgeninspectiegegevens uit de fabriek bijna geen holtes op de DBC (Direct Bonded Copper) substraten toonden. Ze zagen er vlekkeloos uit. Toch barstten en vermoeiden de soldeerverbindingen voortijdig in het veld. Het onderzoek toonde aan dat het ontbreken van holtes eigenlijk een symptoom was van een te dunne bondlijn.

In de haast om holtes te elimineren, was het proces zo afgesteld dat het pakket strak werd samengedrukt, waardoor er bijna geen soldeerafstand overbleef om als mechanische buffer te dienen. Soldeer is een veerkrachtig materiaal; het heeft volume nodig om het verschil in thermische uitzettingscoëfficiënt (CTE) tussen het stijve silicium/leadframe en de PCB op te vangen.

Wanneer je “nul holtes” bereikt door de bondlijn te verpletteren, verwijder je die spanningsontlasting. Een kleine hoeveelheid verspreide holtes kan de scheutvoortplanting daadwerkelijk stoppen, als een spanningsbreuk in het rooster. Een perfect solide, microscopisch dunne verbinding draagt al die mechanische spanning direct over aan de intermetallische lagen, wat leidt tot vermoeiingsscheuren die het thermische pad veel sneller doorsnijden dan een paar belletjes ooit zouden doen. Nul is niet het doel; vaak is een perfecte nul-holte verbinding gewoon een broze breuk die op het punt staat te gebeuren.

Stop met raden, begin met meten

Als je niet op het röntgenpercentage kunt vertrouwen, hoe valideer je dan het proces? Je moet stoppen met kijken naar 2D-schaduwen en beginnen met het meten van de dynamische thermische respons. Statische thermische weerstand (Rth) is nuttig, maar Transient Thermal Impedance (Zth) is de waarheidspreker. Methoden zoals beschreven in JEDEC JESD51-14, specifiek de dual-interface methode, stellen je in staat om de warmteverspreiding door de opbouw in de tijd te zien.

Door de structuurfunctiecurve te analyseren die wordt gegenereerd door een T3Ster of vergelijkbare apparatuur, kun je precies bepalen waar de thermische bottleneck optreedt. Je kunt onderscheid maken tussen een holte bij de die-attach interface en een delaminatie bij de koper-naar-FR4 laag. Dit is de enige manier om te bewijzen of een holte “isolerend” is (de weg blokkeert) of “irrelevant” (in een dode zone zit).

Het vereist investeringen in labapparatuur en het geduld om complexe curves te interpreteren, maar het verplaatst het gesprek van “dit ziet er lelijk uit” naar “dit loopt 15°C heter.” Dat zijn gegevens die je aan een klant of een compliance officer kunt voorleggen om een afwijking van de standaard specificaties te rechtvaardigen.

Het ontwerpen van de uitgang

Voordat je het management om een half miljoen dollar vraagt om een vacuüm reflow oven te kopen om je holtecijfers te verlagen, kijk eerst naar je stencilontwerp. Vacuüm reflow is een krachtig hulpmiddel, maar wordt vaak gebruikt als een kruk voor slechte procesengineering. De meest voorkomende oorzaak van holtes in grote thermische pads is eenvoudige gasinsluiting—vluchtige stoffen uit de flux hebben tijdens de soak-fase nergens om heen.

Vaak kun je holtevorming verminderen van een falende 35% naar een geslaagde 15% door simpelweg het openingontwerp te veranderen van een enkele grote blok naar een “raamruit” raster. Dit creëert kanalen voor het ontsnappen van uitgassende flux voordat het soldeer vloeibaar wordt. Combineer dit met een profieloptimalisatie—pas de soak-tijd aan om volledige vluchtige activering te garanderen—en je kunt het probleem vaak oplossen voor de kosten van een nieuw stencil ($300) in plaats van een nieuwe oven ($500k).

Uiteindelijk is je doel om een procespecificatie te schrijven die de realiteit weerspiegelt. Kopieer en plak de IPC Class 3 limieten niet in je hoofdtekening tenzij je graag ruzie maakt met je contractfabrikant. Definieer je criteria op basis van de fysica van je specifieke vermogensdichtheid:

1. Definieer Kritieke Zones: Specificeer dat holtes onder de thermische pad van de die (de hotspot) zwaarder wegen dan perifere holtes.
2. Verplicht Bondlijncontrole: Stel minimale afstandshoogtes in om spanningsfalen te voorkomen.
3. Gebruik Zth voor verificatie: Kwalificeer het proces met thermische transiënttesten, gebruik vervolgens alleen röntgenstraling als procesmonitor om te zorgen dat er niets afwijkt.

Betrouwbaarheid gaat over het garanderen dat het apparaat werkt, niet over het perfectioneren van röntgenfoto's voor een stockfoto.