Wat is Built-In Self-Test (BIST)

Wat is Built-In Self-Test (BIST)

Built-In Self-Test (BIST) is een mechanisme of systeem dat elektronische apparaten en systemen in staat stelt om zelf testen uit te voeren en hun interne functionaliteit te verifiëren. Het is specifiek ontworpen om efficiënt en kosteneffectief testen van IC's tijdens de fabricage te vergemakkelijken.

BIST vermindert de afhankelijkheid van externe geautomatiseerde testapparatuur (ATE) door extra hardware- en softwarefuncties rechtstreeks in de IC's te integreren. Hierdoor kunnen de IC's hun eigen werking testen, zowel functioneel als parametrisch, met behulp van hun interne circuits. Door zelftests uit te voeren, kunnen IC's hun functionaliteit verifiëren, mogelijke fouten of defecten identificeren en betrouwbare prestaties garanderen.

BIST wordt beschouwd als een Design-for-Testability (DFT)-techniek, omdat het het gemak, de snelheid, de efficiëntie en de kosteneffectiviteit van elektrische tests voor chips verbetert. Het kan op verschillende manieren worden geïmplementeerd, afhankelijk van het specifieke circuit en de productvereisten. In het geval van DRAM's omvat een gebruikelijke BIST-aanpak bijvoorbeeld het integreren van extra circuits op de chip voor patroongeneratie, timing, modusselectie en diagnostische tests.

De ontwikkeling van BIST-technieken is gestimuleerd door de stijgende kosten van ATE-testen en de groeiende complexiteit van geïntegreerde schakelingen. Naarmate apparaten ingewikkelder worden, met diverse functionele blokken gebouwd op verschillende technologieën, biedt BIST een oplossing voor het testen van kritieke circuits die geen directe verbindingen hebben met externe pinnen, zoals embedded geheugens die intern door de apparaten worden gebruikt.

Het implementeren van BIST biedt verschillende voordelen, waaronder lagere testkosten door het verminderen of elimineren van de behoefte aan externe elektrische tests met behulp van ATE, verbeterde foutdekking door speciale teststructuren op de chips te integreren, kortere testtijden als BIST meer structuren parallel kan testen, eenvoudigere klantenondersteuning en de mogelijkheid om tests uit te voeren buiten de elektrische testomgeving van de productie.

Mogelijke nadelen zijn extra siliciumoppervlak en fab-verwerkingsvereisten voor de BIST-circuits, mogelijke impact op toegangstijden, extra pin- en pakketgroottevereisten voor interfacing met de buitenwereld en de mogelijkheid van onjuiste BIST-resultaten als de on-chip testhardware zelf faalt.