Gambit Insinyur: Panduan untuk PCB Berkecepatan Tinggi yang Dapat Diproduksi

Dalam dunia bersih dan teratur dari alat CAD, desain rangkaian berkecepatan tinggi ada sebagai abstraksi yang sempurna. Jejak adalah konduktor yang ideal, lapisan disusun dengan sempurna, dan kinerja memenuhi prediksi yang tepat dari simulasi. Celah antara cetak biru digital ini dan papan fisik yang dapat diproduksi secara andal dalam jumlah ribuan, bagaimanapun, adalah tempat di mana rekayasa disiplin benar-benar dimulai. Ini adalah domain dari Design for Manufacturability (DFM), sebuah praktik yang kurang tentang menambahkan fitur mahal dan lebih tentang mengembangkan intuisi untuk dunia fisik.

Desain yang efektif dengan anggaran terbatas adalah latihan dalam kompromi yang disengaja. Ini berarti memilih kuantitas yang diketahui dari bahan volume tinggi seperti FR-4 dan proses yang dapat diprediksi dari pembangunan 4 atau 6 lapisan. Ini mengakui bahwa routing yang cerdas adalah gratis, sementara langkah manufaktur seperti pengisian via-in-pad atau back-drilling memiliki biaya nyata. Tujuannya bukan kesempurnaan, tetapi produk yang kokoh dan dapat diulang. Ini tentang mengetahui kapan toleransi impedansi yang lebih longgar sebesar ±10% cukup untuk sistem, menghemat waktu produsen dari mengejar target ±5% yang tidak perlu ketat. Inilah kebijaksanaan yang mencegah kesalahan mahal dan memastikan desain bertahan dari layar ke kenyataan.

Perjanjian Penciptaan: Mendefinisikan Tumpukan Lapisan

Dokumen tumpukan lapisan adalah kontrak paling penting antara perancang dan produsen. Ini adalah resep definitif, dan setiap ambiguitas di dalamnya adalah undangan untuk asumsi. Asumsi tersebut, yang dibuat oleh produsen yang mencoba menafsirkan set instruksi yang tidak lengkap, adalah penyebab utama ketidakcocokan impedansi dan kinerja yang tidak konsisten antara batch produksi.

Tumpukan lapisan yang benar-benar dapat diproduksi tidak meninggalkan ruang untuk interpretasi. Ini harus menjadi dokumen yang lengkap, menentukan nomor lapisan, jenisnya, bahan tepat seperti Isola 370HR, bukan “setara FR-4” secara umum, dan konstanta dielektrik (Dk) dari bahan tersebut. Ketebalan tepat dari setiap lapisan tembaga dan dielektrik, bersama dengan bobot tembaga, harus disebutkan. Tingkat detail ini terasa pedant sampai Anda mempertimbangkan fisika. Substrat “FR-4” yang berbeda memiliki nilai Dk yang bervariasi yang dapat secara dramatis mengubah impedansi akhir dari jejak, mengubah prototipe fungsional menjadi kegagalan lapangan.

Dari dasar ini, spesifikasi untuk impedansi terkendali secara alami mengikuti. Simulasi hanyalah titik awal. Untuk memastikan papan fisik sesuai dengan niat Anda, catatan fabrikasi harus berisi instruksi yang eksplisit dan dapat diproduksi. Anda harus secara jelas menyatakan impedansi target dan toleransinya, seperti 90Ω ±10% diferensial, dan mengidentifikasi lapisan dan lebar jejak tertentu yang berlaku aturan ini.

Kemudian datang pernyataan penting, yang menjembatani kesenjangan antara desain Anda dan proses produsen: “Produsen menyesuaikan jejak/ruang dan ketebalan dielektrik untuk memenuhi target impedansi. Tumpukan akhir memerlukan persetujuan.” Baris tunggal ini tidak dapat dinegosiasikan. Ini memberdayakan produsen untuk menggunakan bahan dan jendela proses mereka sendiri untuk mencapai tujuan listrik Anda, sambil memberi Anda tanda tangan akhir pada konstruksi fisik. Ini mengubah hubungan dari satu bentuk perintah menjadi bentuk kolaborasi.

Lalu bagaimana dengan permukaan tembaga akhir? Pada frekuensi yang melewati 10 GHz, efek kulit memaksa sinyal ke permukaan jejak, menjadikan finishing faktor yang relevan. Finishing seperti ENIG memperkenalkan lapisan resistif dari nikel yang dapat meningkatkan kerugian sisipan. Untuk aplikasi yang menuntut ini, OSP dapat menawarkan jalur sinyal yang lebih bersih. Namun, ini adalah kompromi rekayasa klasik. ENIG sangat tahan lama, sementara OSP memiliki umur simpan yang lebih pendek dan menangani siklus reflow berulang dengan buruk. Untuk sebagian besar desain digital berkecepatan tinggi, keandalan proses ENIG menjadikannya pilihan yang pragmatis dan sepenuhnya dapat diterima.

Bukti akhir dari kontrak ini adalah kupon pengujian impedansi. Ini bukan tambahan opsional tetapi bukti fisik bahwa papan dalam genggaman Anda memenuhi spesifikasi. Dibangun di panel yang sama menggunakan proses yang sama persis, kupon diukur dengan Time Domain Reflectometer, dan laporan yang dihasilkan adalah jaminan Anda. Tanpa itu, Anda hanya mempercayai bahwa semuanya berjalan sesuai rencana. Kupon adalah perbedaan antara menganggap papan Anda benar dan mengetahui bahwa itu benar.

Jalur Vertikal: Di mana Kepadatan dan Risiko Bertemu

Pemilihan teknologi via adalah negosiasi langsung antara kepadatan routing, biaya manufaktur, dan risiko proses. Via standar adalah andalan. Mereka adalah yang termurah, paling andal, dan harus menjadi default di mana ruang papan memungkinkan. Kemampuan produksinya tak tertandingi.

Dorongan untuk kepadatan, bagaimanapun, sering mengarah ke via-in-pad, sebuah teknik penting untuk menyebarkan BGA berjumlah pin tinggi modern. Ini menyelesaikan masalah routing tetapi memperkenalkan persyaratan manufaktur yang kritis. Tabung via, yang sekarang duduk langsung di pad solder komponen, harus diisi dengan epoksi non-konduktif dan dilapisi dengan sempurna datar. Ini menambah biaya papan sebesar 10-15% yang nyata dan, yang lebih penting, merupakan instruksi kritis yang tidak boleh dilewatkan.

Untuk tantangan kepadatan ekstrem, seperti routing BGA pitch 0,5mm, perancang harus beralih ke microvias yang ditembak laser. Keputusan ini memindahkan papan ke dalam kelas manufaktur yang berbeda yang dikenal sebagai high-density interconnect (HDI), yang melibatkan laminasi bertahap dan dapat dengan mudah meningkatkan biaya papan sebesar 50% hingga 200%. Ini adalah solusi yang lahir dari kebutuhan, digunakan hanya ketika routing secara fisik tidak mungkin dilakukan dengan cara lain.

Di dunia via inilah kegagalan DFM yang paling umum dan katastrofik terjadi. Seorang insinyur, yang mencari kepadatan, menggunakan via-in-pad tetapi gagal menentukan “diisi dan dilapisi” dalam catatan fabrikasi. Dalam alat CAD, fanout BGA terlihat bersih. Di jalur perakitan, cerita berbeda terungkap. Saat reflow, tabung via yang tidak terisi bertindak seperti sedotan kecil. Solder cair dari bola BGA diserap ke dalam via oleh aksi kapiler, mengurangi kekuatan sambungan. Hasilnya adalah sambungan yang lemah atau sirkuit terbuka sepenuhnya, cacat laten yang mungkin hanya muncul setelah berbulan-bulan siklus termal di lapangan. Ini adalah kegagalan katastrofik, yang lahir dari satu baris yang hilang dalam dokumen fabrikasi.

Pengujian Akhir: Perakitan dan Papan Fisik

Perjalanan sebuah desain tidak berakhir di proses fabrikasi. Papan harus bertahan dari ujian api dari jalur perakitan, dan tata letak yang sulit dirakit akan menjadi mustahil diproduksi secara andal dalam skala besar.

Penempatan komponen memiliki dampak langsung pada hasil penyolderan. Bagian yang serupa, terutama komponen polar seperti dioda, harus diorientasikan ke arah yang sama untuk menyederhanakan inspeksi otomatis dan manual. Jarak minimum 20 mil antara komponen pasif kecil diperlukan untuk mencegah jembatan solder. Untuk komponen yang lebih besar seperti BGA, jarak 3-5mm bukanlah kemewahan; itu adalah kebutuhan untuk alat pengerjaan ulang dan kait soket pengujian.

Papan itu sendiri memiliki keberadaan fisik. Desain yang mengelompokkan semua komponen berat di satu sisi menciptakan massa termal yang tidak seimbang, yang dapat menyebabkan papan melengkung di oven reflow. Komponen kecil sebaiknya tidak pernah ditempatkan di bayangan termal dari bagian yang lebih tinggi, yang dapat menghalangi aliran udara panas dan menyebabkan sambungan solder yang tidak lengkap.

Realitas fisik ini menjadi paling nyata selama panelisasi, proses mengatur papan ke dalam array yang lebih besar untuk produksi yang efisien. Panel yang dirancang dengan buruk dapat menghancurkan hasil. Bingkai harus cukup kaku untuk mencegah array melorot di bawah beratnya sendiri di oven reflow, yang merupakan penyebab utama sambungan BGA yang retak. Metode pemisahan penting. Pemotongan V memberikan tepi yang bersih, sementara “gigitan tikus” harus ditempatkan di mana sisa-sisa mereka tidak akan mengganggu penutup produk akhir. Dan pada panel ini, tanda fiducial berfungsi sebagai titik referensi penting, dengan tanda global untuk seluruh array dan fiducial lokal di dekat komponen dengan pitch halus, memastikan mesin penempatan tahu tepat di mana harus pergi. Ini adalah terjemahan akhir dari niat digital menjadi produk fisik, yang dapat diulang, dan akhirnya berhasil.