숨은 Z축: 왜 당신의 스텐실이 잘못되었는가

엔지니어링 대기열에 설계 파일이 들어오면, 우리는 먼저 라우팅이나 부품 배치를 보지 않습니다. 우리는 페이스트 마스크 층을 봅니다.

대부분의 디자이너는 이 층을 구리 패드의 직적 번역으로 취급합니다: 만약 보드에 패드가 있다면, 스텐실에 동일 크기의 아퍼처가 있어야 합니다. 이 1:1 논리는 깔끔하고 정돈되어 있으며 CAD 환경에서는 수학적으로 완벽합니다. 또한 현대의 혼합 기술 보드에서 조립 결함의 가장 흔한 원인입니다.

문제는? Gerber 파일은 2차원 지도이지만, 납땜 조인트는 3차원 부피입니다. 화면에서 제조 현장으로 이동하는 순간, 우리는 유체 역학, 표면 장력, 그리고 강철 시트를 통해 금속 페이스트를 밀어내는 물리적 한계와 싸우고 있습니다.

기본 "100% 커버리지" 출력에 기반한 스텐실을 맹목적으로 자르면 실패를 보장합니다. 무거운 커넥터와 미세 핀 마이크로칩이 모두 있는 보드에서, 균일한 접근법은 보드의 절반에 페이스트가 너무 많고 나머지 절반은 부족하게 만듭니다. 우리는 난이도를 높이기 위해 스텐실 데이터를 수정하지 않으며, 이는 물리학이 요구하기 때문입니다.

납땜은 양의 문제이다

"커버리지"는 잊어라. 우리는 입방 볼트로 생각해야 한다.

조인트의 기계적 무결성—특히 전원 부품과 커넥터의 경우—는 전적으로 그 결과로 나온 금속 필릿의 부피에 달려 있습니다. 표면 실장 패드는 5밀 두께의 페이스트로 좋아 보일 수 있지만, 관통구 가열 헤더 또는 USB-C 커넥터는 다른 문제입니다.

디자이너들은 프로토타입 테스트 중 커넥터가 끊어지면, 부품 자체가 결함이 있거나 하우징이 너무 약하다고 생각하고 당황하는 경우가 많습니다. 실제로 문제는 거의 항상 스텐실 두께입니다. USB-C 커넥터는 깊숙히 PCB의 배럴에 고정되어야 하는 구조적 다리들을 가지고 있습니다. 대부분의 신호 보드에 일반적인 4밀 또는 5밀 포일을 사용하면, 그 배럴을 채우는 데 필요한 납땜의 일부만 공급됩니다. 페이스트는 표면에 인쇄되고, 리플로우 후 구멍 안으로 사라지며, 약한, 부족한 오목이 첫 삽입 시 깨집니다.

이 문제를 해결하려면, 구멍의 전체 부피에서 핀을 빼고, 플럭스 번아웃을 위한 10% 버퍼를 추가하고, 그 정확한 페이스트 양을 제공하기 위해 스텐실 아퍼처를 역설계해야 합니다. 종종 보드의 패드가 그 많은 습식 페이스트를 담기에 충분하지 않아서, 우리는 인위적으로 페이스트를 솔더 마스크 위에 인쇄하여 리플로우 동안 패드 쪽으로 다시 당기도록 강제합니다.

면적 비율 층

큰 부품이 부족한 동안, 작은 부품은 반대의 문제에 직면합니다: 그들은 놓아주지 않으려고 합니다. 이것이 "면적 비율" 규칙이 생산성의 하드 바닥이 되는 곳입니다.

스텐실 인쇄는 두 힘 사이의 전투입니다: PCB 패드에 붙은 페이스트의 표면장력과 스텐실 구멍 내부 벽에 붙은 페이스트의 마찰. 페이스트를 성공적으로 방출하려면 패드의 면적이 구멍 벽의 면적보다 훨씬 커야 합니다.

업계 표준(IPC-7525)은 위험 구역 비율을 0.66으로 정하고 있습니다. 이 비율이 이보다 낮아지면(예: 0.4mm 피치 BGA 또는 01005 커패시터의 경우), 페이스트가 보드에 증착되는 대신 스텐실 내부에 막혀 버립니다. 한 번, 또는 두 번 좋은 인쇄를 할 수 있지만, 이후에는 구멍이 막힙니다. 자동 광학 검사(AOI) 기계는 즉시 '납땜 부족'을 표시하기 시작할 것입니다.

이것을 약간 속이기 위해 스틸을 소수성으로 만드는 나노 코팅을 시도할 수 있는데, 이는 사실상 구멍 벽에 기름칠을 하는 것과 같지만 일시적인 조치입니다. 이 코팅은 10,000 사이클 또는 공격적인 언더 와이프 세척 후 벗겨집니다. 유일한 영구적인 엔지니어링 수정은 형상을 변경하는 것: 구멍을 더 크게 만들거나(브리징 위험), 또는 벽 표면적을 줄이기 위해 스텐실 호일을 더 얇게 만드는 것.

큰 부품 / 작은 부품 충돌

이제 우리는 현대 전자 조립의 핵심 충돌인 ‘큰 부품 / 작은 부품’ 문제에 봉착했습니다. 대전력 D2PAK 전압 조정기는 열 방출을 위해 많은 납땜이 필요하며, 바로 옆에는 극미세 크기의 0.35mm 피치 웨이퍼 레벨 패키지가 있어 일시적인 페이스트 도포만으로도 단락을 방지해야 합니다.

우리가 사용하는 “표준” 5밀 스텐실 호일—우리가 보는 90% 견적 요청에 대한 기본 선택—은 이들 중 하나를 위험에 빠뜨립니다. 5밀 호일은 D2PAK에 충분한 부피를 제공하지만, 작은 웨이퍼 칩에는 너무 두껍습니다; 비율이 잘못되고 페이스트가 방출되지 않습니다. 작은 칩에 맞추기 위해 3밀 호일로 전환하면 D2PAK은 여유가 부족해지고, 공극 및 열 실패로 이어집니다.

디자이너들은 종종 ‘왜 작은 부품의 구멍 크기를 줄일 수 없나요?’라고 묻습니다. 저희는 할 수 있지만, 면적 비율을 기억하세요: 구멍 면적을 줄이면서 호일을 두껍게 유지하면 비율이 더 나빠질 뿐입니다. Z축 문제를 X-Y 축 조정으로 해결할 수 없습니다.

공학 지형도: 스텝 스텐실

우리는 스텐실을 평평한 시트보다 지형도와 같이 다루어야 합니다.

우리는 단계 스텐실을 사용하여 국소 두께 영역을 만듭니다. D2PAK이나 USB 커넥터의 경우, 특정 영역에 더 두꺼운 강철 탭(예: 6밀 또는 8밀)을 ‘올려’ 스텐실을 ‘단계 올리기’ 또는 미세 피치 BGA의 경우, ‘단계 내리기’ 또는 재단하여 그 부품의 패치 표면에 맞게 3.5밀 또는 3밀만으로 두께를 줄입니다.

이것은 마법이 아니며, 신중한 레이아웃이 필요합니다. 스퀴지 블레이드는 유연하지만 유체는 아니며, 보통 50~100밀의 전이 공간이 있어야 단계 위아래를 부드럽게 넘어가면서 구멍에서 페이스트를 빼거나 스킵하지 않습니다. 이 유지 공간을 신중하게 매핑하여, 중요한 부품이 경사면 위에 위치하지 않도록 해야 합니다. 올바르게 수행하면, 이는 전력 부품을 위한 대량 페이스트 인쇄와 미세 부품에 대해 고해상도 정밀 인쇄를 단일 패스로 가능하게 하여, ‘구성 불가능한’ 보드를 99% 수율로 작동시키는 데 도움을 줍니다.

창 유리와 배기 가스 방출

형상 변경은 두께에만 국한되지 않습니다. 플럭스의 거동 또한 우리가 싸워야 하는 대상입니다.

QFN 또는 파워 FET의 대형 열 패드와 같은 경우, 디자이너들은 일반적으로 구리 패드에 맞는 납땜 막의 솔리드 블록을 그립니다. 이를 인쇄하면, 리플로우 동안, 휘발성(플럭스 세제) 대량 풀(pool)을 칩 아래에 가두게 됩니다. 플럭스가 끓으면서 가스는 빠져나갈 곳이 없으며, 이것은 대형 공극(공기 방울)을 형성하거나, 솔더 조인트 내에서 열 전달을 막는 기포를 만듭니다.

이것을 방지하려면, Gerber에서 솔리드 블록을 무시하고 ‘윈도우 패인’ 축소를 적용합니다. 큰 사각 구멍을 격자 무늬의 작은 사각형으로 나누고, 강철 채널(10-15밀)로 구분하여 가스 배출을 용이하게 합니다. 이는 최대 열 전달을 원하는 전력 엔지니어들에게는 직관에 반하는 것처럼 보이지만, 인쇄 적음 붙이기(종종 60-70% 커버리지 대신 100%)가 실제로 다음과 같이 결과를 낳습니다 더, 빈 공간 제거로 인해 금속과 금속이 접촉하는 것

수정의 경제학

비용에 대한 이의제기가 종종 있습니다. 표준 레이저 컷 스텐실은 $150에서 $200의 비용이 들 수 있습니다. 나노 코팅이 된 다단계 스텐실은 $350에서 $450의 비용이 들 수 있습니다. 조달팀은 그 항목을 보고 '작동시키기만 하면 된다'고 묻습니다.

대안의 비용과 비교해보세요.

연결된 0.4mm BGA를 재작업하는 것은 단순히 어렵기만 한 것이 아니라, 보드나 인접 부품을 손상시키지 않고는 종종 불가능합니다. 완성된 유닛에서 절단된 커넥터를 교체하는 비용은 원자재 가격의 50배입니다. 적절한 스텐실의 NRE(비반복 엔지니어링) 비용은 일회성 요금입니다. 우리가 물리학에 반하는 시도를 하면서 납땜을 벗겨내는 비용은 반복적이고 고통스럽고 전적으로 방지 가능합니다. 우리는 데이터를 수정합니다. 처음 옳은 것이 나중에 고치는 것보다 항상 비용이 적기 때문입니다.